| 中文摘要 | 第1-4页 |
| 英文摘要 | 第4-8页 |
| 第一章 绪论 | 第8-11页 |
| 1．1 虚拟仪器的特点 | 第8-9页 |
| 1．2 系统的总体介绍 | 第9页 |
| 1．3 课题的主要工作 | 第9-11页 |
| 第二章 信号源原理及其实现 | 第11-30页 |
| 2．1 DDS理论分析 | 第11-14页 |
| 2．1．1 DDS原理 | 第11-12页 |
| 2．1．2 DDS频谱杂散分析 | 第12-14页 |
| 2．2 信号源各部分的设计 | 第14-26页 |
| 2．2．1 相位累加器的设计 | 第14-15页 |
| 2．2．2 累加器时钟选择 | 第15-16页 |
| 2．2．3 波形存储、读取电路 | 第16-17页 |
| 2．2．4 模数转换 | 第17-21页 |
| 2．2．5 幅度控制 | 第21-23页 |
| 2．2．6 滤波电路 | 第23-26页 |
| 2．3 波形数据的量化 | 第26-27页 |
| 2．4 运算放大器的选择 | 第27-30页 |
| 第三章 数据采集原理及其实现 | 第30-46页 |
| 3．1 采集模块的整体结构 | 第31-32页 |
| 3．2 输入通道的设计 | 第32-37页 |
| 3．2．1 模拟开关的选择 | 第32-33页 |
| 3．2．2 模拟放大/衰减通道的设计 | 第33-36页 |
| 3．2．3 电压偏置 | 第36-37页 |
| 3．3 AD转换器的选择 | 第37-42页 |
| 3．3．1 模数转换器的分类及其特点 | 第37-39页 |
| 3．3．2 模数转换器的主要参数 | 第39-40页 |
| 3．3．3 ADS800的应用 | 第40-42页 |
| 3．4 数据的存储控制 | 第42页 |
| 3．5 数字电路控制 | 第42-46页 |
| 3．5．1 模拟部分逻辑控制 | 第42页 |
| 3．5．2 触发控制逻辑 | 第42-44页 |
| 3．5．3 数据的存储和读取 | 第44-45页 |
| 3．5．4 ADC转换时钟的选择 | 第45页 |
| 3．5．5 与计算机的接口逻辑 | 第45-46页 |
| 第四章 CPLD在系统中的使用和设计 | 第46-52页 |
| 4．1 FPGA/CPLD技术简介 | 第46-47页 |
| 4．2 本设计中CPLD的使用 | 第47-51页 |
| 4．2．1 CPLD器件的功能结构 | 第48-49页 |
| 4．2．2 CPLD程序的下载 | 第49-50页 |
| 4．2．3 CPLD程序的设计 | 第50-51页 |
| 4．3 CPLD使用小结 | 第51-52页 |
| 第五章 EPP接口的设计 | 第52-57页 |
| 5．1 EPP（Enhenced Parallel Port）接口介绍 | 第52-53页 |
| 5．2 EPP协议的信号定义 | 第53页 |
| 5．3 EPP寄存器 | 第53-55页 |
| 5．4 EPP接口电路的具体设计 | 第55-57页 |
| 第六章 软件设计 | 第57-66页 |
| 6．2 Lab Windows/CVI的简介 | 第57-59页 |
| 6．2．1 Lab Windows/CVI的特点 | 第57-58页 |
| 6．2．2 Lab Windows/CVI编程环境 | 第58-59页 |
| 6．3 程序设计 | 第59-66页 |
| 6．3．1 软件的组成部分 | 第59-61页 |
| 6．3．2 信号源模块软件设计 | 第61-62页 |
| 6．3．3 采集模块软件设计 | 第62-64页 |
| 6．3．4 实验板测试控制模块软件设计 | 第64-66页 |
| 第七章 系统误差分析及测试结果 | 第66-77页 |
| 7．1 误差分析 | 第66-68页 |
| 7．1．1 误差分类 | 第66-67页 |
| 7．1．2 测量误差的表示方法 | 第67-68页 |
| 7．2 系统中误差的来源及其估计 | 第68-70页 |
| 7．2．1 信号源部分误差的来源及估计 | 第68-69页 |
| 7．2．2 数据采集部分误差的来源及估计 | 第69-70页 |
| 7．3 实际测试结果 | 第70-75页 |
| 7．3．1 信号源输出信号的测试结果及分析 | 第70-72页 |
| 7．3．2 数据采集测试结果及分析 | 第72-75页 |
| 7．3 系统软件测试波形图 | 第75-77页 |
| 结束语 | 第77-78页 |
| 参考文献 | 第78-79页 |
| 致谢 | 第79页 |