| 摘要 | 第1-6页 |
| ABSTRACT | 第6-8页 |
| 目录 | 第8-10页 |
| 1 绪论 | 第10-14页 |
| 1．1 课题的提出及研究意义 | 第10-11页 |
| 1．2 国内外研究现状 | 第11-12页 |
| 1．3 论文的研究目的和研究内容 | 第12-14页 |
| 2 远程电工电子实验系统的工作原理及设计方案 | 第14-18页 |
| 2．1 系统工作原理 | 第14-15页 |
| 2．2 电工电子网上实验系统结构 | 第15-18页 |
| 2．2．1 系统总体方案的提出及前期小实验系统的验证 | 第15-16页 |
| 2．2．2 远程实验专用硬件平台研制方案 | 第16-18页 |
| 3 全数字化实验主板及主控电路板 | 第18-31页 |
| 3．1 实验主板的系统结构 | 第18-19页 |
| 3．2 用模拟电子开关实现16个节点内电路的任意搭接 | 第19-21页 |
| 3．3 用数字式电阻实现电阻库 | 第21-23页 |
| 3．3．1 数字式电阻的工作原理 | 第21-23页 |
| 3．3．2 数字式电阻与电子开关在实验主板中的运用 | 第23页 |
| 3．4 其它元件参数的设置 | 第23-24页 |
| 3．5 主体控制电路板 | 第24-26页 |
| 3．6 系统抗干扰措施 | 第26-31页 |
| 3．6．1 去耦电路 | 第27-28页 |
| 3．6．2 电路中的接地 | 第28-29页 |
| 3．6．3 Watchdog电路 | 第29-31页 |
| 4 全数字化实验主板软件研制 | 第31-48页 |
| 4．1 电路网表转化的实现 | 第31-40页 |
| 4．1．1 电路网表转化的提出 | 第31页 |
| 4．1．2 电路网表转化的方案 | 第31-33页 |
| 4．1．3 全数字化实验主板的结构特点 | 第33-35页 |
| 4．1．4 单片机利用电路网表数据设置电路结构和参数的步骤 | 第35页 |
| 4．1．5 电路网表转化程序的工作原理和设计实现 | 第35-40页 |
| 4．2 电工电子主板单片机程序 | 第40-48页 |
| 4．2．1 主板单片机主程序 | 第40-41页 |
| 4．2．2 初始化程序 | 第41页 |
| 4．2．3 串行通讯程序 | 第41-42页 |
| 4．2．4 数字式电阻参数设置程序 | 第42-45页 |
| 4．2．5 电容、电感元件参数设置和电路结构设置程序设计 | 第45-46页 |
| 4．2．6 与信号源和数字示波器硬件板的程序接口设计 | 第46页 |
| 4．2．7 复位程序设计 | 第46-48页 |
| 5 基于DDS技术的任意波形发生器 | 第48-59页 |
| 5．1 各种波形发生器的方案比较 | 第48-50页 |
| 5．1．1 传统的模拟式波形发生器 | 第48页 |
| 5．1．2 采用直接合成方式的AWG方案 | 第48-49页 |
| 5．1．3 采用间接合成的AWG方案 | 第49-50页 |
| 5．2 直接数字合成（DDS）技术 | 第50-56页 |
| 5．2．1 DDS技术的特点和应用现状 | 第50-51页 |
| 5．2．2 DDS系统的结构组成 | 第51-52页 |
| 5．2．3 DDS技术的理论分析 | 第52-56页 |
| 5．3 应用DDS技术的AWG的方案 | 第56-59页 |
| 6 应用CPLD实现的基于DDS技术的AWG的设计 | 第59-70页 |
| 6．1 可编程逻辑器件（PLD） | 第59-62页 |
| 6．1．1 PLD概述 | 第59-60页 |
| 6．1．2 Altera公司的Flex10K系列器件 | 第60-62页 |
| 6．2 应用CPLD实现的并行流水线的高速相位累加器 | 第62-65页 |
| 6．3 CPLD主控制单元与高速RAM和高速DAC的单元接口设计 | 第65-66页 |
| 6．4 输出信号的调理 | 第66-67页 |
| 6．5 单片机的程序流程 | 第67-68页 |
| 6．6 与实验主板和数字示波器的接口 | 第68-70页 |
| 7 结论 | 第70-71页 |
| 致谢 | 第71-72页 |
| 参考文献 | 第72-75页 |
| 附录A论文相关专业术语 | 第75-77页 |
| 附录B远程实验硬件系统扫描图片 | 第77-78页 |
| 附录C作者在攻读硕士学位期间发表的论文目录 | 第78页 |
