| 摘要 | 第5-7页 |
| ABSTRACT | 第7-8页 |
| 符号对照表 | 第13-14页 |
| 缩略语对照表 | 第14-18页 |
| 第一章 绪论 | 第18-24页 |
| 1.1 研究背景与意义 | 第18-21页 |
| 1.1.1 软件无线电的发展历程 | 第18-19页 |
| 1.1.2 扩频通信的研究背景 | 第19页 |
| 1.1.3 本课题的研究意义 | 第19-21页 |
| 1.2 研究现状 | 第21-22页 |
| 1.2.1 零中频接收机的研究现状 | 第21-22页 |
| 1.2.2 AD936X在软件无线电应用的研究现状 | 第22页 |
| 1.3 论文的主要工作和结构安排 | 第22-24页 |
| 第二章 无线收发机数字基带方案研究与设计 | 第24-48页 |
| 2.1 无线收发机结构概述 | 第24-25页 |
| 2.2 QPSK调制的设计原理 | 第25-28页 |
| 2.2.1 QPSK调制的基本原理 | 第25-27页 |
| 2.2.2 成型滤波器 | 第27-28页 |
| 2.3 QPSK解调的设计原理 | 第28-35页 |
| 2.3.1 QPSK解调的基本原理 | 第28-29页 |
| 2.3.2 载波同步 | 第29-31页 |
| 2.3.3 QPSK解调技术 | 第31-35页 |
| 2.4 直接序列扩频系统 | 第35-40页 |
| 2.4.1 直接序列扩频系统原理 | 第35-36页 |
| 2.4.2 伪随机序列 | 第36-37页 |
| 2.4.3 伪码同步技术 | 第37-40页 |
| 2.5 分集接收技术 | 第40-46页 |
| 2.5.1 分集合并原理 | 第40-41页 |
| 2.5.2 选择式合并 | 第41-42页 |
| 2.5.3 最大比合并 | 第42-43页 |
| 2.5.4 等增益合并 | 第43-45页 |
| 2.5.5 切换式合并 | 第45-46页 |
| 2.6 本章小结 | 第46-48页 |
| 第三章 无线收发机数字基带方案仿真与实现 | 第48-68页 |
| 3.1 发送端方案设计与实现 | 第48-52页 |
| 3.1.1 发射端总体设计 | 第48-49页 |
| 3.1.2 伪码发生器的设计与实现 | 第49-51页 |
| 3.1.3 发送端的设计与实现 | 第51-52页 |
| 3.2 接收机整体方案设计 | 第52-54页 |
| 3.2.1 接收机设计方案的选择 | 第52-53页 |
| 3.2.2 接收机总体设计 | 第53-54页 |
| 3.3 伪码同步设计与实现 | 第54-58页 |
| 3.3.1 伪码同步方案设计 | 第54-55页 |
| 3.3.2 捕获与跟踪的实现 | 第55-58页 |
| 3.4 零中频接收设计与实现 | 第58-64页 |
| 3.4.1 正交零中频接收方案 | 第58-61页 |
| 3.4.2 锁频锁相环的实现 | 第61-64页 |
| 3.5 分集接收的设计与实现 | 第64-66页 |
| 3.6 本章小结 | 第66-68页 |
| 第四章 AD936X配置方案设计与实现 | 第68-84页 |
| 4.1 系统设计概述 | 第68-69页 |
| 4.2 AD9361的工作原理 | 第69-75页 |
| 4.2.1 发送接收通道 | 第69-70页 |
| 4.2.2 串行外设接口 | 第70-72页 |
| 4.2.3 射频接口 | 第72-73页 |
| 4.2.4 并行数据接口 | 第73-75页 |
| 4.3 AD9361的配置方案 | 第75-82页 |
| 4.3.1 参数设计 | 第76-77页 |
| 4.3.2 配置流程设计 | 第77-79页 |
| 4.3.3 数据发送和接收 | 第79-82页 |
| 4.4 本章小结 | 第82-84页 |
| 第五章 硬件平台介绍及系统测试 | 第84-90页 |
| 5.1 硬件平台方案设计 | 第84-85页 |
| 5.2 接收性能测试 | 第85-89页 |
| 5.2.1 单天线接收测试 | 第85-86页 |
| 5.2.2 传输性能测试 | 第86-89页 |
| 5.3 本章小结 | 第89-90页 |
| 第六章 总结与展望 | 第90-92页 |
| 6.1 本文工作总结 | 第90-91页 |
| 6.2 未来工作展望 | 第91-92页 |
| 参考文献 | 第92-96页 |
| 致谢 | 第96-98页 |
| 作者简介 | 第98-99页 |