众核结构的基于块的硬件调度器设计研究
| 摘要 | 第1-5页 |
| Abstract | 第5-10页 |
| 第1章 绪论 | 第10-22页 |
| ·研究背景 | 第10-18页 |
| ·多核与众核的新起 | 第10-12页 |
| ·平行技术的发展 | 第12-14页 |
| ·编译技术的影响 | 第14-15页 |
| ·体系结构的影响 | 第15-17页 |
| ·解决方案和调度器方案 | 第17-18页 |
| ·来源 | 第18-19页 |
| ·目标 | 第19页 |
| ·重点与难点 | 第19-20页 |
| ·本文的研究成果与创新 | 第20页 |
| ·论文结构 | 第20-22页 |
| 第2章 程序的并行特征与分段 | 第22-34页 |
| ·并行执行中的执行模型与开销分析 | 第22-25页 |
| ·执行模型 | 第22-23页 |
| ·各种开销分析 | 第23-24页 |
| ·行为总结 | 第24-25页 |
| ·并行的粒度 | 第25-31页 |
| ·程序中并行的粒度 | 第25-27页 |
| ·粒度分析与测量 | 第27-30页 |
| ·编译中并行代价的处理方式 | 第30页 |
| ·人为干预法中并行代价的处理方式 | 第30页 |
| ·并行开销与性能提升 | 第30-31页 |
| ·程序段的划分 | 第31-33页 |
| ·程序中的事件与样式 | 第31-32页 |
| ·事件间的可并行元素 | 第32页 |
| ·事件中根据样式成立的并行模式 | 第32页 |
| ·段的获得 | 第32-33页 |
| ·结论 | 第33页 |
| ·本章小结 | 第33-34页 |
| 第3章 微架构的设计与实现 | 第34-61页 |
| ·硬件线程与软件线程 | 第34-36页 |
| 线程 | 第34-35页 |
| ·硬件执行流 | 第35页 |
| ·优缺点比较 | 第35-36页 |
| ·基于段的块调度器的设计考虑 | 第36-43页 |
| ·段:挖掘更多的块并行性 | 第36-39页 |
| ·执行流控制 | 第39-40页 |
| ·调度单位:块 | 第40-41页 |
| ·块控制:PC值指引 | 第41页 |
| ·整体设计与折中 | 第41-43页 |
| ·微架构的一种实现 | 第43-50页 |
| ·本地微架构 | 第43-46页 |
| ·调度器的实现 | 第46-48页 |
| ·众核上的架构 | 第48-50页 |
| ·段信息设计 | 第50-52页 |
| ·段的来源 | 第50-51页 |
| ·设计考虑 | 第51-52页 |
| ·一种具体实现方式 | 第52页 |
| ·段信息的获取(编译支持) | 第52-53页 |
| ·程序员的指示 | 第52页 |
| ·编译器的分析 | 第52-53页 |
| ·实施流程 | 第53-55页 |
| ·归类 | 第53-54页 |
| ·根据并行的特征得出段信息SI | 第54-55页 |
| ·调度器调度并行程序块的执行 | 第55页 |
| ·执行过程 | 第55-57页 |
| ·示例 | 第57-60页 |
| ·本章小结 | 第60-61页 |
| 第4章 众核与其他并行的挖掘与扩展 | 第61-68页 |
| ·众核 | 第61-63页 |
| ·众核的概念 | 第61页 |
| ·众核的结构特征 | 第61页 |
| ·众核的前景 | 第61-63页 |
| ·程序在众核上的运行 | 第63-67页 |
| ·程序执行模型 | 第63-64页 |
| ·异构、通讯、映射 | 第64-66页 |
| ·本设计方案的利用 | 第66页 |
| ·模拟超线程方法(更高的硬件资源使用率) | 第66-67页 |
| ·本章小结 | 第67-68页 |
| 第5章 实验结果与分析 | 第68-76页 |
| ·与OpenMP的比较 | 第68-71页 |
| ·并行粒度的可用性 | 第68-69页 |
| ·开销对比分析 | 第69-71页 |
| ·系统模拟与性能分析 | 第71-75页 |
| ·性能 | 第71-73页 |
| ·片上与执行开销 | 第73-74页 |
| ·硬件使用率 | 第74-75页 |
| ·总结与改进 | 第75-76页 |
| 第6章 总结与展望 | 第76-78页 |
| 参考文献 | 第78-84页 |
| 攻读硕士期间发表论文与参加项目 | 第84-85页 |
| 致谢 | 第85页 |
