基于FPGA的宽带综合数据光同步网二级节点原型系统的设计与实现
| 摘要 | 第1-7页 |
| Abstract | 第7-11页 |
| 第1章 绪论 | 第11-15页 |
| ·课题背景 | 第11页 |
| ·国内外发展概况及趋势 | 第11-13页 |
| ·计算机集中控制系统（CCS） | 第11-12页 |
| ·分散控制系统(DCS) | 第12页 |
| ·现场总线控制系统（FCS） | 第12页 |
| ·工业以太网 | 第12-13页 |
| ·本文研究及完成的主要内容 | 第13页 |
| ·论文结构 | 第13-15页 |
| 第2章 宽带综合数据光同步网简介 | 第15-21页 |
| ·宽带综合数据光同步网原理 | 第15页 |
| ·新型宽带综合数据光同步网的网络结构 | 第15-16页 |
| ·宽带综合数据光同步网的特点 | 第16-17页 |
| ·宽带综合数据光同步网的帧结构 | 第17-20页 |
| ·宽带综合数据光同步网上行帧结构 | 第17-19页 |
| ·宽带综合数据光同步网下行帧结构 | 第19-20页 |
| ·本章小结 | 第20-21页 |
| 第3章 汇接节点的结构 | 第21-31页 |
| ·汇接节点的概念与划分 | 第21-22页 |
| ·汇接节点的概念 | 第21页 |
| ·汇接节点的划分 | 第21-22页 |
| ·节点型汇接节点 | 第22-23页 |
| ·用户型汇接节点 | 第23-26页 |
| ·本地接收部分结构与其功能描述 | 第23-25页 |
| ·本地发送部分结构与其功能描述 | 第25-26页 |
| ·与节点型汇接节点连接 | 第26页 |
| ·汇接节点动态带宽分配原则 | 第26-30页 |
| ·本章小结 | 第30-31页 |
| 第4章 汇接节点硬件电路设计 | 第31-44页 |
| ·汇接节点硬件电路整体设计 | 第31页 |
| ·FPGA 处理器的选择 | 第31-33页 |
| ·汇接节点数据总线设计 | 第33-35页 |
| ·汇接节点外围电路设计 | 第35-38页 |
| ·电源模块 | 第35-36页 |
| ·SDRAM 存储模块 | 第36页 |
| ·晶振模块 | 第36-37页 |
| ·FPGA 下载模块 | 第37-38页 |
| ·汇接节点线路的驱动器与接收器 | 第38-40页 |
| ·汇接节点线路驱动器设计 | 第39-40页 |
| ·汇接节点线路接收器设计 | 第40页 |
| ·汇接节点的的连接器和传输线设计 | 第40-42页 |
| ·汇接节点连接器设计 | 第40-41页 |
| ·汇接节点传输线设计 | 第41-42页 |
| ·LVDS 信号在PCB 上设计要求 | 第42-43页 |
| ·本章小结 | 第43-44页 |
| 第5章 汇接节点内部模块设计 | 第44-66页 |
| ·Quartus II 软件的开发流程 | 第44-45页 |
| ·汇接节点内部模块设计原理 | 第45-46页 |
| ·汇接优先级及中断响应 | 第46-48页 |
| ·串并与同步 | 第48-54页 |
| ·时钟提取 | 第48-50页 |
| ·串并转换器 | 第50-51页 |
| ·帧同步单元 | 第51-54页 |
| ·FIFO 模块 | 第54-57页 |
| ·帧检测与处理模块 | 第57-58页 |
| ·信道带宽分配模块 | 第58-59页 |
| ·汇接成帧与写总线 | 第59-63页 |
| ·数据成串模块 | 第63-65页 |
| ·本章小结 | 第65-66页 |
| 第6章 系统测试 | 第66-69页 |
| ·硬件电路的测试 | 第66-68页 |
| ·软件系统的测试 | 第68-69页 |
| 结论 | 第69-71页 |
| 参考文献 | 第71-74页 |
| 攻读硕士学位期间发表的论文及获得的科研成果 | 第74-75页 |
| 致谢 | 第75-76页 |
| 摘要 | 第76-81页 |
| ABSTRACT | 第81-87页 |
