| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-16页 |
| 第一章 绪论 | 第16-22页 |
| 1.1 研究背景及意义 | 第16-17页 |
| 1.2 国内外研究现状 | 第17-21页 |
| 1.3 研究内容与安排 | 第21-22页 |
| 第二章 LDPC码编译码算法实现结构研究 | 第22-42页 |
| 2.1 基础知识 | 第22-24页 |
| 2.1.1 LDPC码 | 第22-23页 |
| 2.1.2 准循环(Quasi-Cyclic,QC)LDPC码 | 第23-24页 |
| 2.2 CCSDS标准中的LDPC码 | 第24-29页 |
| 2.2.1 面向近地通信的(8176,7154)LDPC码 | 第24-25页 |
| 2.2.2 面向深空通信的AR4JA-LDPC码 | 第25-29页 |
| 2.3 QC-LDPC码的编码算法和实现结构 | 第29-33页 |
| 2.3.1 QC-LDPC码的编码算法 | 第29-32页 |
| 2.3.2 QC-LDPC码的编码实现结构 | 第32-33页 |
| 2.4 LDPC码译码算法 | 第33-37页 |
| 2.4.1 和积译码算法(SPA) | 第34页 |
| 2.4.2 最小和算法(MSA) | 第34-35页 |
| 2.4.3 分层译码算法(layereddecoding) | 第35-36页 |
| 2.4.4 译码算法性能比较 | 第36-37页 |
| 2.5 QC-LDPC码的译码策略 | 第37-41页 |
| 2.5.1 串行译码 | 第37-39页 |
| 2.5.2 部分并行译码 | 第39-40页 |
| 2.5.3 译码策略总结 | 第40-41页 |
| 2.6 本章小结 | 第41-42页 |
| 第三章 卫星通信中LDPC码性能仿真与分析 | 第42-60页 |
| 3.1 AR4JA-LDPC码的性能分析 | 第42-46页 |
| 3.1.1 AR4JA-LDPC码速率兼容实现原理 | 第42页 |
| 3.1.2 性能分析 | 第42-46页 |
| 3.2 (8176,7154)LDPC码性能分析 | 第46-55页 |
| 3.2.1 QC-LDPC码矩阵转换 | 第47-49页 |
| 3.2.2 (8176,7154)LDPC码矩阵转换 | 第49页 |
| 3.2.3 编码器实现原理 | 第49-51页 |
| 3.2.4 译码器实现原理 | 第51-53页 |
| 3.2.5 性能分析 | 第53-55页 |
| 3.3 (5120,4096)LDPC码性能分析 | 第55-59页 |
| 3.3.1 矩阵分裂原理 | 第55-58页 |
| 3.3.2 高速编码器实现 | 第58-59页 |
| 3.3.3 性能分析 | 第59页 |
| 3.4 本章小结 | 第59-60页 |
| 第四章 卫星通信中LDPC码的FPGA实现 | 第60-82页 |
| 4.1 AR4JA-LDPC码的速率兼容实现 | 第60-73页 |
| 4.1.1 编码器实现 | 第61-64页 |
| 4.1.2 译码器实现 | 第64-71页 |
| 4.1.3 资源消耗和吞吐量分析 | 第71-73页 |
| 4.2 (8176,7154)LDPC码高速FPGA实现 | 第73-76页 |
| 4.2.1 编码器实现 | 第73-74页 |
| 4.2.2 译码器实现 | 第74-75页 |
| 4.2.3 资源消耗和吞吐量分析 | 第75-76页 |
| 4.3 (5120,4096)LDPC码高速FPGA实现 | 第76-80页 |
| 4.3.2 编码器实现 | 第76-77页 |
| 4.3.3 译码器实现 | 第77-79页 |
| 4.3.4 资源消耗和吞吐量分析 | 第79-80页 |
| 4.4 本章小结 | 第80-82页 |
| 第五章 总结和展望 | 第82-84页 |
| 参考文献 | 第84-88页 |
| 致谢 | 第88-90页 |
| 作者简介 | 第90-91页 |
