宽带低相噪捷变频率合成器的研究
| 摘要 | 第3-4页 |
| Abstract | 第4页 |
| 1 绪论 | 第7-14页 |
| 1.1 研究背景 | 第7-10页 |
| 1.1.1 几种常见的频率合成技术 | 第7-10页 |
| 1.1.2 本课题研究方向 | 第10页 |
| 1.2 国内外研究概况 | 第10-11页 |
| 1.3 论文主要内容和结构安排 | 第11-14页 |
| 1.3.1 课题指标 | 第11-12页 |
| 1.3.2 论文主要内容和结构安排 | 第12-14页 |
| 2 频率合成器理论基础 | 第14-28页 |
| 2.1 锁相环系统的电路原理 | 第14-15页 |
| 2.2 锁相环式频率合成器的构成 | 第15-22页 |
| 2.2.1 鉴相器 | 第15-17页 |
| 2.2.2 环路滤波器 | 第17-21页 |
| 2.2.3 压控振荡器 | 第21-22页 |
| 2.3 频率合成器主要指标 | 第22-27页 |
| 2.3.1 相位噪声 | 第22-24页 |
| 2.3.2 杂散 | 第24-25页 |
| 2.3.3 锁定时间 | 第25-26页 |
| 2.3.4 其他指标 | 第26-27页 |
| 2.4 本章小结 | 第27-28页 |
| 3 宽带低相噪捷变频率合成器方案 | 第28-41页 |
| 3.1 频率捷变的常用方案 | 第28-33页 |
| 3.1.1 乒乓式锁相环 | 第28页 |
| 3.1.2 预置电压混频式锁相环 | 第28-29页 |
| 3.1.3 电荷泵切换 | 第29-30页 |
| 3.1.4 改变环路参数法 | 第30-31页 |
| 3.1.5 环路切换法 | 第31-33页 |
| 3.2 小型化宽带输出的常用方案 | 第33-36页 |
| 3.2.1 宽带VCO | 第34页 |
| 3.2.2 多VCO切换 | 第34-35页 |
| 3.2.3 双锁相环芯片 | 第35-36页 |
| 3.3 双锁相环芯片方案验证 | 第36-40页 |
| 3.4 本章小结 | 第40-41页 |
| 4 宽带低相噪捷变频率合成器的设计 | 第41-55页 |
| 4.1 项目指标及功能要求 | 第41页 |
| 4.2 系统方案设计 | 第41-50页 |
| 4.2.1 系统方案 | 第41-42页 |
| 4.2.2 参考源设计 | 第42-45页 |
| 4.2.3 鉴相器设计 | 第45-46页 |
| 4.2.4 环路滤波器设计 | 第46-48页 |
| 4.2.5 压控振荡器设计 | 第48-50页 |
| 4.3 系统方案可行性分析 | 第50-52页 |
| 4.3.1 相位噪声分析 | 第50-52页 |
| 4.3.2 杂散分析 | 第52页 |
| 4.3.3 跳频时间分析 | 第52页 |
| 4.4 频率控制的实现 | 第52-54页 |
| 4.5 本章小结 | 第54-55页 |
| 5 宽带低相噪捷变频率合成器电路设计与测试 | 第55-65页 |
| 5.1 电路和结构设计 | 第55-58页 |
| 5.1.1 电路设计原则 | 第55页 |
| 5.1.2 版图及实物 | 第55-57页 |
| 5.1.3 电路调试 | 第57-58页 |
| 5.2 测试结果及分析 | 第58-63页 |
| 5.2.1 测试环境 | 第58页 |
| 5.2.2 测试结果及分析 | 第58-63页 |
| 5.2.3 结论 | 第63页 |
| 5.3 不足及改进 | 第63-64页 |
| 5.4 本章小结 | 第64-65页 |
| 6 总结 | 第65-66页 |
| 致谢 | 第66-67页 |
| 参考文献 | 第67-71页 |
| 附录 | 第71页 |
