| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第一章 绪论 | 第10-14页 |
| 1.1 研究背景 | 第10-11页 |
| 1.2 研究目的和意义 | 第11页 |
| 1.3 文本主要工作 | 第11-12页 |
| 1.4 本文组织 | 第12-13页 |
| 1.5 本章小结 | 第13-14页 |
| 第二章 相关知识 | 第14-28页 |
| 2.1 MIC特性综述 | 第14-20页 |
| 2.1.1 MIC硬件特性 | 第14-15页 |
| 2.1.2 MIC软件模型 | 第15-16页 |
| 2.1.3 向量处理单元与指令集 | 第16-17页 |
| 2.1.4 MIC内存管理与数据传输优化 | 第17-19页 |
| 2.1.5 MIC优化方法 | 第19-20页 |
| 2.2 连接算法定义和概述 | 第20-25页 |
| 2.2.1 连接算法优化 | 第21-22页 |
| 2.2.2 嵌套循环连接 | 第22-23页 |
| 2.2.3 排序归并连接 | 第23-24页 |
| 2.2.4 哈希连接 | 第24-25页 |
| 2.3 哈希分区 | 第25-26页 |
| 2.4 MIC上的数据结构 | 第26-27页 |
| 2.5 本章小结 | 第27-28页 |
| 第三章 嵌套循环连接算法优化 | 第28-36页 |
| 3.1 CPU并行嵌套循环连接 | 第28-29页 |
| 3.2 基于分区的并行嵌套循环连接 | 第29-31页 |
| 3.3 基于MIC及向量化优化的嵌套循环连接 | 第31-33页 |
| 3.4 CPU+MC异步的嵌套循环连接 | 第33-35页 |
| 3.5 本章小结 | 第35-36页 |
| 第四章 排序归并连接算法优化 | 第36-45页 |
| 4.1 CPU并行排序归并连接 | 第36-39页 |
| 4.2 基于分区的并行排序归并连接 | 第39-40页 |
| 4.3 基于MIC和向量化优化的排序归并连接 | 第40-43页 |
| 4.4 CPU+MIC异步的排序归并连接 | 第43-44页 |
| 4.5 本章小结 | 第44-45页 |
| 第五章 哈希连接算法优化 | 第45-64页 |
| 5.1 引言 | 第45页 |
| 5.2 CPU并行哈希连接 | 第45-51页 |
| 5.2.1 无分区并行哈希连接 | 第45-46页 |
| 5.2.2 分区并行哈希连接 | 第46-47页 |
| 5.2.3 Radix-Cluster分区并行哈希连接 | 第47-51页 |
| 5.3 基于MIC和向量化优化的哈希连接 | 第51-61页 |
| 5.3.1 无分区并行哈希连接向量化实现 | 第51-53页 |
| 5.3.2 并行分区并行哈希连接向量化实现（一） | 第53-57页 |
| 5.3.3 并行分区并行哈希连接向量化实现（二） | 第57-61页 |
| 5.4 CPU+MC异步哈希连接 | 第61-62页 |
| 5.5 本章小结 | 第62-64页 |
| 第六章 实验与分析 | 第64-80页 |
| 6.1 测试平台 | 第64-65页 |
| 6.2 测试数据 | 第65-66页 |
| 6.3 实验结果与分析 | 第66-79页 |
| 6.3.1 MIC空间分配与数据传输 | 第66-67页 |
| 6.3.2 嵌套循环连接实验 | 第67-72页 |
| 6.3.3 排序归并连接实验 | 第72-75页 |
| 6.3.4 哈希连接实验 | 第75-79页 |
| 6.4 本章小结 | 第79-80页 |
| 总结与展望 | 第80-82页 |
| 参考文献 | 第82-85页 |
| 附录 1 | 第85-86页 |
| 攻读硕士学位期间取得的研究成果 | 第86-87页 |
| 致谢 | 第87-88页 |
| 附件 | 第88页 |