| 摘要 | 第4-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第10-20页 |
| 1.1 课题研究背景 | 第10-12页 |
| 1.1.1 处理器的发展趋势 | 第10-11页 |
| 1.1.2 多核及众核处理器的发展状况 | 第11-12页 |
| 1.1.3 众核处理器发展所面临的困难 | 第12页 |
| 1.2 论文研究动机及意义 | 第12-13页 |
| 1.3 多核及众核处理器容错技术研究现状 | 第13-17页 |
| 1.3.1 计算机容错技术简介 | 第13-14页 |
| 1.3.2 核级冗余技术的优势 | 第14-15页 |
| 1.3.3 现有的核级冗余拓扑重构算法 | 第15-17页 |
| 1.4 课题研究的内容 | 第17-18页 |
| 1.5 论文的组织结构 | 第18-19页 |
| 1.6 小结 | 第19-20页 |
| 第二章 众核处理器的结构及性能参数 | 第20-30页 |
| 2.1 NoC 片上网络拓扑结构介绍 | 第20-23页 |
| 2.1.1 NoC 的发展背景 | 第20页 |
| 2.1.2 常见的 NoC 拓扑结构 | 第20-23页 |
| 2.1.3 2D-Mesh 成为主流趋势 | 第23页 |
| 2.2 众核处理器的结构 | 第23-27页 |
| 2.2.1 Hydra 处理器 | 第24-25页 |
| 2.2.2 Cell 处理器 | 第25页 |
| 2.2.3 RAW 处理器 | 第25-26页 |
| 2.2.4 本文采用的处理器模型 | 第26-27页 |
| 2.3 N+M 核级容错机制 | 第27页 |
| 2.4 拓扑重构的思想 | 第27-29页 |
| 2.5 众核处理器性能评估参数 | 第29页 |
| 2.6 本章小结 | 第29-30页 |
| 第三章 优化的拓扑重构近似算法 | 第30-37页 |
| 3.1 拓扑重构问题的困难性 | 第30页 |
| 3.2 现有拓扑重构近似算法的不足 | 第30-31页 |
| 3.3 优化的拓扑重构近似算法 | 第31-33页 |
| 3.4 实验对比 | 第33-35页 |
| 3.5 本章小结 | 第35-37页 |
| 第四章 可靠性驱动的拓扑重构算法 | 第37-50页 |
| 4.1 可靠性的重要性 | 第37页 |
| 4.2 基于 NoC 众核处理器的可靠性建模 | 第37-41页 |
| 4.2.1 网络的可靠性模型 | 第37-38页 |
| 4.2.2 基于 NoC 的众核处理器可靠性模型 | 第38-39页 |
| 4.2.3 可靠性相关参数 | 第39-41页 |
| 4.3 以可靠性为优化目标的拓扑重构算法 | 第41-43页 |
| 4.3.1 使用匕首抽样的蒙特卡洛方法 | 第41-42页 |
| 4.3.2 以可靠性为优化目标的拓扑重构模拟退火算法 | 第42-43页 |
| 4.4 实验仿真 | 第43-49页 |
| 4.4.1 实验一（只考虑链路可靠性） | 第44-45页 |
| 4.4.2 实验二（同时考虑链路和节点可靠性） | 第45-47页 |
| 4.4.3 实验三（只考虑受缺陷成团效应影响的节点可靠性） | 第47-49页 |
| 4.5 本章小结 | 第49-50页 |
| 第五章 总结与展望 | 第50-52页 |
| 5.1 总结 | 第50-51页 |
| 5.2 展望 | 第51-52页 |
| 参考文献 | 第52-59页 |
| 攻读硕士学位期间发表的学术论文 | 第59-60页 |
| 致谢 | 第60页 |