| 摘要 | 第5-6页 |
| abstract | 第6-7页 |
| 第一章 绪论 | 第10-16页 |
| 1.1 研究背景 | 第10-12页 |
| 1.2 研究现状 | 第12-13页 |
| 1.3 研究意义及目的 | 第13-14页 |
| 1.4 本论文主要研究内容以及工作安排 | 第14-16页 |
| 第二章 自查错纠错技术原理 | 第16-32页 |
| 2.1 低功耗技术理论 | 第16-19页 |
| 2.1.1 数字电路功耗的来源 | 第16-17页 |
| 2.1.2 基于自查错纠错的低功耗技术 | 第17-19页 |
| 2.2 时序错误检测的类型及原理 | 第19-28页 |
| 2.2.1 双采样结构 | 第19-23页 |
| 2.2.2 跳变检测的结构 | 第23-26页 |
| 2.2.3 特殊节点检测的结构 | 第26-28页 |
| 2.3 时序错误纠正的类型与原理 | 第28-31页 |
| 2.3.1 单周期纠错方式 | 第28-30页 |
| 2.3.2 多周期纠错方式 | 第30-31页 |
| 2.4 本章小结 | 第31-32页 |
| 第三章 基于跳变检错及快速纠正的数字电路设计 | 第32-62页 |
| 3.1 跳变检测类型的自查错单元 | 第32-36页 |
| 3.1.1 单元设计 | 第32-35页 |
| 3.1.2 性能仿真与分析 | 第35-36页 |
| 3.2 基于全局时钟暂停的纠错技术 | 第36-40页 |
| 3.2.1 整体设计思路 | 第37-38页 |
| 3.2.2 电路实现 | 第38-40页 |
| 3.3 具有时间借用特性的单周期纠错技术(SCECTTB) | 第40-61页 |
| 3.3.1 单周期纠错的时序单元设计 | 第40-42页 |
| 3.3.2 单周期纠错的时间借用模块设计 | 第42-48页 |
| 3.3.3 应用于线性流水线的单周期纠错设计 | 第48-53页 |
| 3.3.4 应用于非线性流水线的单周期纠错设计 | 第53-60页 |
| 3.3.5 流水线合并控制 | 第60-61页 |
| 3.4 本章小结 | 第61-62页 |
| 第四章 所拟的自查错纠错电路设计与仿真验证 | 第62-84页 |
| 4.1 整体设计的实现流程 | 第62-64页 |
| 4.2 基于全局时钟暂停纠错的自查错纠错方案 | 第64-77页 |
| 4.2.1 整体实现方案 | 第64-68页 |
| 4.2.2 功能仿真与验证 | 第68-74页 |
| 4.2.3 性能仿真与分析 | 第74-77页 |
| 4.3 基于SCECTTB的自查错纠错方案 | 第77-83页 |
| 4.3.1 整体实现方案 | 第77-78页 |
| 4.3.2 功能仿真与验证 | 第78-82页 |
| 4.3.3 性能仿真与分析 | 第82-83页 |
| 4.4 本章小结 | 第83-84页 |
| 第五章 总结与展望 | 第84-86页 |
| 5.1 总结 | 第84-85页 |
| 5.2 展望 | 第85-86页 |
| 致谢 | 第86-87页 |
| 参考文献 | 第87-92页 |
| 攻读硕士学位期间取得的成果 | 第92页 |