宽带信道模拟器的数字硬件设计与实现
| 摘要 | 第5-7页 |
| Abstract | 第7-8页 |
| 缩略词表 | 第16-18页 |
| 第一章 绪论 | 第18-21页 |
| 1.1 研究背景及意义 | 第18页 |
| 1.2 研究内容与安排 | 第18-21页 |
| 第二章 信道模拟器技术现状 | 第21-28页 |
| 2.1 引言 | 第21页 |
| 2.2 软件无线电技术 | 第21-22页 |
| 2.3 信号采样理论 | 第22-24页 |
| 2.3.2 低通采样定理 | 第23页 |
| 2.3.3 带通采样定理 | 第23-24页 |
| 2.4 信号采样技术 | 第24-26页 |
| 2.4.1 常规采样技术 | 第24-25页 |
| 2.4.2 射频直接采样技术 | 第25-26页 |
| 2.5 信道模拟器产品 | 第26-27页 |
| 2.6 小结 | 第27-28页 |
| 第三章 信道模拟器指标与需求分析 | 第28-34页 |
| 3.1 引言 | 第28页 |
| 3.2 总体指标 | 第28-29页 |
| 3.2.2 系统结构 | 第29页 |
| 3.3 各数字模块单元指标 | 第29-33页 |
| 3.3.1 前端ADC、DAC模块指标 | 第29-31页 |
| 3.3.2 前端数字板 | 第31-32页 |
| 3.3.3 中心处理单元指标分析 | 第32-33页 |
| 3.4 小结 | 第33-34页 |
| 第四章 宽带信道模拟器的数字硬件方案设计 | 第34-50页 |
| 4.1 引言 | 第34页 |
| 4.2 总体方案设计 | 第34-35页 |
| 4.3 前端采集模块方案 | 第35-42页 |
| 4.3.1 ADC方案 | 第35-37页 |
| 4.3.2 DAC方案 | 第37-39页 |
| 4.3.3 前端数字板方案 | 第39-42页 |
| 4.4 中心处理单元方案设计 | 第42-49页 |
| 4.4.2 ATCA概述 | 第43-44页 |
| 4.4.3 FPGA方案设计 | 第44-45页 |
| 4.4.4 配置FPGA方案设计 | 第45-46页 |
| 4.4.5 接.方案设计 | 第46页 |
| 4.4.6 数据存储方案设计 | 第46-47页 |
| 4.4.7 GE交换机模块 | 第47-48页 |
| 4.4.8 电源方案设计 | 第48页 |
| 4.4.9 时钟方案设计 | 第48-49页 |
| 4.5 小结 | 第49-50页 |
| 第五章 中心处理单元方案实现 | 第50-83页 |
| 5.1 引言 | 第50页 |
| 5.2 FPGA模块方案实现 | 第50-57页 |
| 5.2.1 上电配置 | 第50-52页 |
| 5.2.2 上电后配置 | 第52页 |
| 5.2.3 Bank划分及Bank电压、电平 | 第52-53页 |
| 5.2.4 FPGA GTX划分 | 第53页 |
| 5.2.5 XC7VX690T GTH分配 | 第53-54页 |
| 5.2.6 FMC接 | 第54-55页 |
| 5.2.7 存储器(DDR3) | 第55-56页 |
| 5.2.8 电源分配 | 第56-57页 |
| 5.3 配置FPGA模块实现 | 第57-61页 |
| 5.3.1 上电配置 | 第57-58页 |
| 5.3.2 上电后配置 | 第58-59页 |
| 5.3.3 Bank划分及Bank电压、电平 | 第59页 |
| 5.3.4 DDR2 | 第59-60页 |
| 5.3.5 NOR FLASH | 第60-61页 |
| 5.4 时钟、复位模块实现 | 第61-66页 |
| 5.4.1 复位 | 第61-62页 |
| 5.4.2 时钟 | 第62-63页 |
| 5.4.3 OCXO、时钟分配器、PLL确定 | 第63-66页 |
| 5.5 GE交换机模块实现 | 第66-69页 |
| 5.5.1 供电 | 第66-67页 |
| 5.5.2 上电配置 | 第67-68页 |
| 5.5.3 接.分配 | 第68-69页 |
| 5.5.4 配置接.及功能 | 第69页 |
| 5.6 电源模块 | 第69-80页 |
| 5.6.1 ATCA电源系统 | 第69-70页 |
| 5.6.2 热插拔 | 第70页 |
| 5.6.3 电源功耗统计 | 第70-71页 |
| 5.6.4 电源方案设计 | 第71-72页 |
| 5.6.5 上电时序控制 | 第72-73页 |
| 5.6.6 电源结构 | 第73-74页 |
| 5.6.7 电源模块、芯片选型 | 第74页 |
| 5.6.8 模块、芯片关键指标、信号 | 第74-80页 |
| 5.7 接.速率及等长 | 第80-82页 |
| 5.7.1 等长要求 | 第80-82页 |
| 5.8 小结 | 第82-83页 |
| 第六章 性能测试与分析 | 第83-98页 |
| 6.1 引言 | 第83页 |
| 6.2 调试与测试环境 | 第83-86页 |
| 6.2.1 硬件调试平台 | 第83-85页 |
| 6.2.2 软件调试工具 | 第85-86页 |
| 6.3 单元模块测试 | 第86-97页 |
| 6.3.1 电源测试 | 第86-87页 |
| 6.3.2 时钟测试 | 第87-90页 |
| 6.3.3 FPGA测试 | 第90-92页 |
| 6.3.4 DDR3模块测试 | 第92-93页 |
| 6.3.5 以太网测试 | 第93-94页 |
| 6.3.6 FMC ADC/DAC回环测试 | 第94-95页 |
| 6.3.7 GTX测试 | 第95-97页 |
| 6.3.8 复位测试 | 第97页 |
| 6.4 小结 | 第97-98页 |
| 第七章 结束语 | 第98-100页 |
| 7.1 本文总结及贡献 | 第98页 |
| 7.2 下一步工作建议和未来研究方向 | 第98-100页 |
| 致谢 | 第100-101页 |
| 参考文献 | 第101-103页 |
| 个人简历 | 第103-104页 |
| 攻读硕士学位期间的研究成果 | 第104-105页 |
| 附件 | 第105-106页 |
