MICS接收机中小数分频锁相环的研究与设计
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第10-14页 |
| 1.1 背景和意义 | 第10-11页 |
| 1.2 锁相环发展现状 | 第11-13页 |
| 1.3 论文研究的主要内容 | 第13页 |
| 1.4 文章结构与章节安排 | 第13-14页 |
| 第二章 锁相环系统的原理概述 | 第14-27页 |
| 2.1 锁相频率合成基本原理 | 第14-16页 |
| 2.1.1 整数分频锁相环 | 第14-15页 |
| 2.1.2 小数分频锁相环 | 第15-16页 |
| 2.1.3 全数字锁相环 | 第16页 |
| 2.2 锁相环频率合成器基本电路模块 | 第16-22页 |
| 2.2.1 鉴频鉴相器和电荷泵 | 第16-18页 |
| 2.2.2 环路滤波器 | 第18页 |
| 2.2.3 压控振荡器 | 第18-19页 |
| 2.2.4 分频器 | 第19-20页 |
| 2.2.5 sigma_delta调制器 | 第20-22页 |
| 2.3 小数分频锁相环设计指标 | 第22-26页 |
| 2.3.1 输出频率范围 | 第22-23页 |
| 2.3.2 相位噪声 | 第23页 |
| 2.3.3 输出频率分辨率 | 第23页 |
| 2.3.4 频谱纯度 | 第23-25页 |
| 2.3.5 锁定时间 | 第25-26页 |
| 2.4 本章小结 | 第26-27页 |
| 第三章 小数分频锁相环的系统建模仿真 | 第27-41页 |
| 3.1 电荷泵锁相环线性模型 | 第27-33页 |
| 3.1.1 二阶环路 | 第29-30页 |
| 3.1.2 三阶环路 | 第30-32页 |
| 3.1.3 四阶环路 | 第32-33页 |
| 3.2 小数分频锁相环系统稳定性分析建模 | 第33-39页 |
| 3.3 小数分频锁相环系统噪声分析建模 | 第39-40页 |
| 3.4 本章小结 | 第40-41页 |
| 第四章 小数分频锁相环电路设计仿真 | 第41-62页 |
| 4.1 鉴频鉴相器设计仿真 | 第41-43页 |
| 4.2 电荷泵设计仿真 | 第43-49页 |
| 4.3 环路滤波器设计 | 第49页 |
| 4.4 压控振荡器设计仿真 | 第49-53页 |
| 4.5 可编程分频器设计仿真 | 第53-56页 |
| 4.6 sigma_delta调制器设计仿真 | 第56-58页 |
| 4.7 小数分频锁相环整体电路设计仿真 | 第58-61页 |
| 4.8 本章小结 | 第61-62页 |
| 第五章 小数分频锁相环物理实现和封装测试 | 第62-71页 |
| 5.1 小数分频锁相环版图实现 | 第62-66页 |
| 5.1.1 鉴频鉴相器版图 | 第62页 |
| 5.1.2 电荷泵版图 | 第62-63页 |
| 5.1.3 压控振荡器版图 | 第63-64页 |
| 5.1.4 可编程分频器版图 | 第64页 |
| 5.1.5 sigma_delta调制器版图 | 第64-65页 |
| 5.1.6 频率合成器整体版图（含PAD） | 第65-66页 |
| 5.2 锁相环后仿真结果 | 第66-67页 |
| 5.3 测试电路PCB版图 | 第67-68页 |
| 5.4 VCO的测试 | 第68-69页 |
| 5.5 分频器的测试 | 第69-70页 |
| 5.6 对测试结果进行分析 | 第70页 |
| 5.7 本章小结 | 第70-71页 |
| 第六章 总结 | 第71-73页 |
| 致谢 | 第73-74页 |
| 参考文献 | 第74-76页 |
| 攻读硕士学位期间取得的成果 | 第76-77页 |
