| 摘要 | 第1-7页 |
| Abstract | 第7-10页 |
| 第1章 绪论 | 第10-18页 |
| ·研究背景及意义 | 第10-14页 |
| ·发展100Gb/s以太网的意义 | 第10-11页 |
| ·100G传输关键技术概述 | 第11-14页 |
| ·业界研究状况 | 第14-15页 |
| ·100G传输相关标准简介 | 第14-15页 |
| ·IEEE802.3ba标准的演进 | 第15页 |
| ·课题来源及项目简介 | 第15-17页 |
| ·100GE样机项目介绍 | 第15-16页 |
| ·本课题与100GE样机间的承载关系 | 第16-17页 |
| ·设计目标和主要设计内容 | 第17-18页 |
| 第2章 以太网标准的发展及物理层概述 | 第18-24页 |
| ·以太网技术发展历程 | 第18-19页 |
| ·以太网概述 | 第18页 |
| ·以太网的发展 | 第18-19页 |
| ·万兆以太网及IEEE 802.3ba标准演进 | 第19-22页 |
| ·万兆位以太网简介 | 第20-22页 |
| ·基于IEEE 802.3ba下的物理层概述 | 第22-24页 |
| 第3章 PCS子层多通道分发机制的研究与分析 | 第24-30页 |
| ·MLD机制概述 | 第24-25页 |
| ·MLD机制中关键概念的分析 | 第25-29页 |
| ·PCS子层中的虚通道处理 | 第25-26页 |
| ·20路虚通道的适配处理 | 第26-28页 |
| ·虚通道对齐与通道延时 | 第28-29页 |
| ·本章小结 | 第29-30页 |
| 第4章 PCS子层MLD模型的逻辑实现 | 第30-79页 |
| ·PCS-MLD模型的逻辑功能需求分析 | 第30-33页 |
| ·PCS-MLD上行模型的功能模块设计 | 第30-31页 |
| ·PCS-MLD下行模型的功能模块设计 | 第31-33页 |
| ·PCS-MLD模型的逻辑方案分析 | 第33-36页 |
| ·Xilinx Virter-5 LX330T器件分析 | 第33-34页 |
| ·PCS-MLD逻辑方案设计 | 第34-36页 |
| ·PCS-MLD模型主要模块设计及功能仿真 | 第36-79页 |
| ·encode模块 | 第36-42页 |
| ·scramble模块 | 第42-48页 |
| ·blk_distrip模块 | 第48-52页 |
| ·insert_am模块 | 第52-56页 |
| ·bit_mux模块 | 第56-58页 |
| ·gearbox_66to64模块 | 第58-60页 |
| ·gearbox_64to66模块 | 第60-62页 |
| ·bit_demux模块 | 第62-65页 |
| ·blk_sync模块 | 第65-68页 |
| ·vl_align_reorder模块 | 第68-70页 |
| ·lane_distribute模块 | 第70-72页 |
| ·discramble模块 | 第72-77页 |
| ·decode模块 | 第77-79页 |
| 第5章 综合与样机测试 | 第79-86页 |
| ·逻辑综合 | 第79-82页 |
| ·样机测试 | 第82-86页 |
| ·100GE样机测试方案 | 第82-86页 |
| 结论与展望 | 第86-87页 |
| 致谢 | 第87-88页 |
| 参考文献 | 第88-91页 |
| 攻读硕士期间发表的论文及参与的科研项目 | 第91-92页 |