| 摘要 | 第4-5页 |
| ABSTRACT | 第5页 |
| 第一章 绪论 | 第8-10页 |
| 1.1 论文的研究背景及意义 | 第8页 |
| 1.2 ADC 研究现状 | 第8-9页 |
| 1.3 论文的主要工作和章节安排 | 第9-10页 |
| 第二章 模数转换器概述 | 第10-28页 |
| 2.1 模数转换器基本原理 | 第10-12页 |
| 2.2 ADC 的关键性能参数 | 第12-14页 |
| 2.2.1 静态性能参数 | 第12-13页 |
| 2.2.2 动态性能参数 | 第13-14页 |
| 2.3 几种典型模数转换器 | 第14-19页 |
| 2.3.3 低精度高速的全并行 ADC(Flash ADC) | 第14-15页 |
| 2.3.4 中速高精度的逐次逼近型 ADC(SAR ADC) | 第15-17页 |
| 2.3.5 两步型 ADC(Two-step Flash ADC) | 第17-18页 |
| 2.3.6 折叠内插式 ADC(Folding-Interpolating ADC) | 第18页 |
| 2.3.7 高精度低速过采样 ADC(Σ-ΔADC) | 第18-19页 |
| 2.4 流水线 ADC 的结构和工作原理 | 第19-20页 |
| 2.5 本文流水线 ADC 结构的选取 | 第20-22页 |
| 2.6 流水线 ADC 中的非理想因素 | 第22-28页 |
| 2.6.1 流水线 ADC 中的热噪声 | 第22-23页 |
| 2.6.2 采样保持和 MDAC 电路中的非理想因素 | 第23-24页 |
| 2.6.3 比较器的失调误差分析 | 第24-25页 |
| 2.6.4 开关的电荷注入和时钟馈通 | 第25-28页 |
| 第三章 采样保持电路的设计及时钟产生电路 | 第28-42页 |
| 3.1 采样保持电路的工作原理 | 第28-31页 |
| 3.1.1 基本的采样电路 | 第28-29页 |
| 3.1.2 电荷再分配式采样保持电路 | 第29-30页 |
| 3.1.3 电容翻转式采样保持电路 | 第30-31页 |
| 3.2 采样保持电路的设计 | 第31-37页 |
| 3.2.1 底极板采样技术 | 第31-32页 |
| 3.2.2 采样电容及运放指标的计算 | 第32-33页 |
| 3.2.3 高增益运放的设计 | 第33-37页 |
| 3.3 栅自举开关的设计 | 第37-41页 |
| 3.3.1 几种采样开关 | 第37-38页 |
| 3.3.2 栅自举开关原理 | 第38页 |
| 3.3.3 栅自举开关设计 | 第38-41页 |
| 3.4 系统时钟产生电路 | 第41-42页 |
| 第四章 ADC 核心电路的实现 | 第42-65页 |
| 4.1 冗余位编码校正技术 | 第42-50页 |
| 4.1.1 常见的 1.5bit/级的 RSD 技术 | 第42-43页 |
| 4.1.2 本文采用的 RSD 技术 | 第43-46页 |
| 4.1.3 数字校正的实现 | 第46-50页 |
| 4.2 第一级 3.5-bit MDAC 的电路实现 | 第50-61页 |
| 4.2.1 3.5bit MDAC 的电路结构设计 | 第50-52页 |
| 4.2.2 MDAC 运放的设计 | 第52-54页 |
| 4.2.3 辅助运放的设计 | 第54-55页 |
| 4.2.4 共模反馈电路设计 | 第55-57页 |
| 4.2.5 两种优化的开关结构 | 第57-61页 |
| 4.3 1.5-bit MDAC 的电路实现 | 第61-62页 |
| 4.3.1 1.5bit MDAC 的电路结构 | 第61-62页 |
| 4.3.2 MDAC 中运放的要求 | 第62页 |
| 4.4 Flash ADC 中比较器的设计 | 第62-65页 |
| 第五章 流水线 ADC 的版图实现与验证 | 第65-73页 |
| 5.1 流水线 ADC 版图设计 | 第65-69页 |
| 5.2 流水线 ADC 测试结果 | 第69-73页 |
| 第六章 总结和展望 | 第73-75页 |
| 6.1 总结 | 第73页 |
| 6.2 展望 | 第73-75页 |
| 参考文献 | 第75-78页 |
| 发表论文和参加科研情况说明 | 第78-79页 |
| 致谢 | 第79页 |
