高可靠性嵌入式仿真测试平台的硬件逻辑设计
| 致谢 | 第1-6页 |
| 中文摘要 | 第6-7页 |
| ABSTRACT | 第7-11页 |
| 1 引言 | 第11-19页 |
| ·课题研究背景及意义 | 第11页 |
| ·嵌入式软件测试 | 第11-13页 |
| ·几种基本的软件测试方法 | 第11-12页 |
| ·嵌入式软件测试的研究重点 | 第12-13页 |
| ·嵌入式软件的测试方法 | 第13页 |
| ·嵌入式系统仿真测试技术 | 第13-16页 |
| ·系统仿真概念及分类 | 第13-14页 |
| ·系统仿真技术与测试技术的结合 | 第14-15页 |
| ·嵌入式仿真测试系统研究现状 | 第15-16页 |
| ·课题来源及主要工作 | 第16页 |
| ·论文的组织 | 第16-19页 |
| 2 仿真测试平台的总体设计 | 第19-27页 |
| ·待测任务需求分析 | 第19页 |
| ·仿真测试平台的方案设计及系统功能 | 第19-21页 |
| ·总体方案设计指导思想 | 第19-20页 |
| ·总体组成结构及系统功能 | 第20-21页 |
| ·子系统的硬件平台及设计原则 | 第21-27页 |
| ·基于Xilinx FPGA设计嵌入式产品的优势 | 第21-22页 |
| ·仿真I/O测试前端硬件平台 | 第22-23页 |
| ·高速数据通信测试前端硬件平台 | 第23-24页 |
| ·子系统设计原则 | 第24-27页 |
| 3 仿真I/O测试前端的FPGA设计实现 | 第27-41页 |
| ·仿真I/O测试前端总体设计 | 第27-28页 |
| ·仿真I/O测试系统组成结构 | 第27页 |
| ·仿真I/O测试前端的硬件组成 | 第27-28页 |
| ·PowerPC处理模块 | 第28-29页 |
| ·硬件接口处理模块设计 | 第29-41页 |
| ·计时卡 | 第30页 |
| ·高速DO接口 | 第30-32页 |
| ·高速DI接口 | 第32-33页 |
| ·SPI通信接口 | 第33-36页 |
| ·串行数据注入接口 | 第36页 |
| ·四相八拍电机步数计算接口 | 第36-38页 |
| ·一些简单指令接收接口 | 第38页 |
| ·用户自定义IP模块 | 第38-41页 |
| 4 高速数据通信测试前端的FPGA设计实现 | 第41-63页 |
| ·PCI Express体系结构概述 | 第41-48页 |
| ·PCI Express总线的特点 | 第41-42页 |
| ·PCI Express总线的拓扑结构 | 第42-43页 |
| ·PCI Express总线的分层结构 | 第43-45页 |
| ·PCI Express事务简介 | 第45-46页 |
| ·PCI Express处理层数据包 | 第46-48页 |
| ·高速数据通信测试前端总体设计 | 第48-49页 |
| ·高速数据通信系统组成结构 | 第48页 |
| ·高速数据通信测试前端的硬件组成 | 第48-49页 |
| ·功能模块设计 | 第49-63页 |
| ·PCI Expess硬核 | 第49-52页 |
| ·时钟和复位模块 | 第52-53页 |
| ·数据缓冲区模块 | 第53页 |
| ·DMA数据传输模块 | 第53-59页 |
| ·接口预处理模块 | 第59-62页 |
| ·自测试数据源模块 | 第62-63页 |
| 5 程序加载及应用举例 | 第63-73页 |
| ·FPGA配置简介 | 第63-68页 |
| ·FPGA的配置模式 | 第63-64页 |
| ·System ACE配置方案 | 第64-68页 |
| ·仿真测试平台应用举例 | 第68-73页 |
| ·仿真I/O测试前端工作应用举例 | 第68-70页 |
| ·高速数据通信测试前端工作应用举例 | 第70-73页 |
| 6 结论 | 第73-75页 |
| ·课题成果 | 第73-74页 |
| ·进一步研究 | 第74-75页 |
| 参考文献 | 第75-77页 |
| 作者简历 | 第77-81页 |
| 学位论文数据集 | 第81页 |
