低功耗音频DSP并行编程环境设计与实现
| 摘要 | 第3-4页 |
| ABSTRACT | 第4-5页 |
| 图录 | 第9-10页 |
| 表录 | 第10-11页 |
| 第一章 绪论 | 第11-17页 |
| 1.1 课题研究背景和现状 | 第11-15页 |
| 1.2 课题研究目标和内容 | 第15-16页 |
| 1.3 论文结构 | 第16-17页 |
| 第二章 APC 硬件架构介绍 | 第17-22页 |
| 2.1 单核 APC 系统架构 | 第17-19页 |
| 2.2 多核 APC 系统架构 | 第19-21页 |
| 2.3 本章小结 | 第21-22页 |
| 第三章 APC 并行编程模型的设计与实现 | 第22-37页 |
| 3.1 现有编程模型对 APC 的支持 | 第22-23页 |
| 3.2 设计需求 | 第23-24页 |
| 3.2.1 交互方式需求 | 第23页 |
| 3.2.2 并行方式需求 | 第23页 |
| 3.2.3 内存模型需求 | 第23页 |
| 3.2.4 资源占用需求 | 第23-24页 |
| 3.3 并行编程模型的设计与实现方法 | 第24-25页 |
| 3.4 基本运行机制 | 第25页 |
| 3.5 对多级混合存储架构的支持 | 第25-27页 |
| 3.6 多种核间交互方式 | 第27-30页 |
| 3.6.1 共享内存 | 第27页 |
| 3.6.2 核间私有内存访问 | 第27-28页 |
| 3.6.3 消息传递 | 第28-29页 |
| 3.6.4 外部中断 | 第29-30页 |
| 3.7 任务管理 | 第30-31页 |
| 3.7.1 任务创建 | 第30-31页 |
| 3.7.2 任务回收 | 第31页 |
| 3.8 多核同步机制 | 第31-33页 |
| 3.9 锁操作 | 第33-35页 |
| 3.9.1 自旋锁 | 第33-35页 |
| 3.9.2 排队自旋锁 | 第35页 |
| 3.10 本章小结 | 第35-37页 |
| 第四章 APC 多核指令集模拟器设计与实现 | 第37-54页 |
| 4.1 单核指令集模拟器 | 第37-45页 |
| 4.1.1 仿真流程 | 第37-39页 |
| 4.1.2 寄存器模型 | 第39-42页 |
| 4.1.3 内存数据结构 | 第42-43页 |
| 4.1.4 内存读写接口 | 第43-45页 |
| 4.2 多核指令集模拟器设计 | 第45-48页 |
| 4.2.1 多核仿真流程 | 第45-46页 |
| 4.2.2 并发的仿真模式 | 第46-48页 |
| 4.3 核编号寄存器 | 第48-53页 |
| 4.3.1 多套寄存器模型 | 第48页 |
| 4.3.2 多套内存布局 | 第48-50页 |
| 4.3.3 对原子指令的支持 | 第50-52页 |
| 4.3.4 外部中断控制器 | 第52-53页 |
| 4.3.5 Mailbox 模拟 | 第53页 |
| 4.4 本章小结 | 第53-54页 |
| 第五章 实验测试与结果分析 | 第54-58页 |
| 5.1 实验环境 | 第54页 |
| 5.2 实验用例 | 第54-55页 |
| 5.3 性能分析 | 第55-56页 |
| 5.4 内存占用分析 | 第56-57页 |
| 5.5 本章小结 | 第57-58页 |
| 第六章 总结与展望 | 第58-60页 |
| 6.1 本文的主要工作 | 第58页 |
| 6.2 后续研究工作 | 第58-60页 |
| 参考文献 | 第60-63页 |
| 附录1 | 第63-68页 |
| 致谢 | 第68-69页 |
| 攻读硕士学位期间已发表或录用的论文 | 第69-72页 |
