基于FPGA的数字频率计设计与仿真
| 中文摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第9-13页 |
| 1.1 课题的研究背景 | 第9-10页 |
| 1.2 国内外研究现状及发展趋势 | 第10-12页 |
| 1.3 课题研究的主要内容 | 第12-13页 |
| 第2章 频率计测量原理 | 第13-23页 |
| 2.1 常用频率测量方法 | 第13-15页 |
| 2.1.1 直读测频法 | 第13-15页 |
| 2.1.2 比较测频法 | 第15页 |
| 2.1.3 脉冲计数测频法 | 第15页 |
| 2.2 脉冲计数法测量原理 | 第15-17页 |
| 2.3 基于脉冲计数的直接测频法 | 第17-19页 |
| 2.3.1 直接测频法原理 | 第17-18页 |
| 2.3.2 直接测频法误差及测频范围分析 | 第18-19页 |
| 2.4 基于脉冲计数的周期测频法 | 第19-20页 |
| 2.4.1 周期测频法原理 | 第19页 |
| 2.4.2 周期测频法的误差分析 | 第19-20页 |
| 2.5 本文频率计的设计 | 第20-21页 |
| 2.6 本章小结 | 第21-23页 |
| 第3章 基于FPGA数字频率计设计方案 | 第23-33页 |
| 3.1 FPGA技术 | 第23-28页 |
| 3.1.1 EDA技术及设计方法 | 第23-25页 |
| 3.1.2 FPGA技术及设计流程 | 第25-28页 |
| 3.2 FPGA的结构与工作原理 | 第28-31页 |
| 3.2.1 查找表的原理与结构 | 第28-30页 |
| 3.2.2 FPGA的数字逻辑实现原理 | 第30-31页 |
| 3.2.3 Verilog语言 | 第31页 |
| 3.3 频率计的总体设计方案 | 第31-32页 |
| 3.4 本章小结 | 第32-33页 |
| 第4章 频率计各功能模块的设计实现 | 第33-46页 |
| 4.1 系统总体设计 | 第33-34页 |
| 4.2 各模块的设计与仿真 | 第34-42页 |
| 4.2.1 测频控制信号模块 | 第34-36页 |
| 4.2.2 十进制计数模块 | 第36-38页 |
| 4.2.3 32位锁存模块REG32B | 第38-40页 |
| 4.2.4 对数字频率计的高精度优化 | 第40-42页 |
| 4.3 系统仿真波形 | 第42-44页 |
| 4.4 本章小结 | 第44-46页 |
| 结论 | 第46-47页 |
| 致谢 | 第47-48页 |
| 参考文献 | 第48-53页 |
| 附录一 信号源模块 | 第53-54页 |
| 附录二 分频器模块 | 第54-55页 |
| 附录三 控制模块 | 第55-56页 |
| 附录四 计数模块 | 第56-57页 |
| 附录五 锁存模块 | 第57-58页 |
| 附录六 显示模块 | 第58-63页 |
