基于FPGA的铁路异物侵限检测硬件平台设计
致谢 | 第5-6页 |
摘要 | 第6-7页 |
ABSTRACT | 第7-8页 |
目录 | 第9-12页 |
1 绪论 | 第12-24页 |
1.1 课题背景及意义 | 第12-13页 |
1.2 国内外铁路异物侵限检测研究现状 | 第13-21页 |
1.2.1 铁路异物侵限检测技术 | 第13页 |
1.2.2 国外铁路异物侵限检测研究现状 | 第13-17页 |
1.2.3 国内铁路异物侵限检测研究现状 | 第17-21页 |
1.3 本文研究的主要内容及章节安排 | 第21-24页 |
2 铁路异物侵限检测硬件平台总体方案设计 | 第24-34页 |
2.1 铁路异物侵限检测系统总体网络结构 | 第24-25页 |
2.2 铁路异物侵限检测硬件平台结构 | 第25-32页 |
2.2.1 图像采集部分 | 第26-30页 |
2.2.2 图像存储部分 | 第30-31页 |
2.2.3 图像处理部分 | 第31页 |
2.2.4 图像传输部分 | 第31-32页 |
2.3 总体算法设计 | 第32-33页 |
2.4 本章小结 | 第33-34页 |
3 铁路异物侵限检测硬件平台硬件电路设计 | 第34-50页 |
3.1 铁路异物侵限检测硬件平台硬件电路总体构成 | 第34-35页 |
3.2 各组成单元的电路设计 | 第35-44页 |
3.2.1 FPGA及外围电路设计 | 第35-37页 |
3.2.2 ARM及外围电路设计 | 第37-39页 |
3.2.3 图像采集单元电路设计 | 第39-40页 |
3.2.4 存储单元电路设计 | 第40-41页 |
3.2.5 以太网接口电路设计 | 第41-42页 |
3.2.6 电源时钟单元电路设计 | 第42-44页 |
3.3 PCB设计要点 | 第44-48页 |
3.3.1 布局布线 | 第44-45页 |
3.3.2 内电层分割 | 第45-47页 |
3.3.3 FPGA引脚交换 | 第47-48页 |
3.4 本章小结 | 第48-50页 |
4 铁路异物侵限检测硬件平台功能实现 | 第50-60页 |
4.1 图像采集功能 | 第50-53页 |
4.1.1 视频解码芯片初始化配置 | 第50-51页 |
4.1.2 异步FIFO先进先出模块设计 | 第51-53页 |
4.2 图像存储功能 | 第53-54页 |
4.3 图像帧存控制功能 | 第54-55页 |
4.4 主从控制器间通信功能 | 第55-57页 |
4.4.1 FPGA和ARM的通信协议 | 第55-56页 |
4.4.2 图像预处理参数设置 | 第56页 |
4.4.3 异物特征参数传递 | 第56页 |
4.4.4 图像传输 | 第56-57页 |
4.4.5 通信功能的FPGA实现 | 第57页 |
4.5 PC端模拟服务器 | 第57-58页 |
4.6 本章小结 | 第58-60页 |
5 铁路异物侵限检测算法及FPGA实现 | 第60-76页 |
5.1 铁路异物侵限检测算法 | 第60-67页 |
5.1.1 前景提取 | 第61-62页 |
5.1.2 背景更新 | 第62-63页 |
5.1.3 连通域标记 | 第63-64页 |
5.1.4 特征提取 | 第64页 |
5.1.5 异物的初步判断 | 第64-65页 |
5.1.6 ARM目标识别、跟踪及报警 | 第65-67页 |
5.2 算法的FPGA实现 | 第67-73页 |
5.2.1 异物侵限检测算法主控制器 | 第67-68页 |
5.2.2 SRAM读写控制模块 | 第68页 |
5.2.3 目标检测模块 | 第68-70页 |
5.2.4 连通域标记模块 | 第70-73页 |
5.2.5 异物特征提取控制模块 | 第73页 |
5.3 本章小结 | 第73-76页 |
6 实验结果及分析 | 第76-86页 |
6.1 参数选择及资源耗用 | 第76-77页 |
6.2 实验方案 | 第77-78页 |
6.2.1 实验室室外异物检测实验 | 第77-78页 |
6.2.2 北京北站铁路沿线异物检测实验 | 第78页 |
6.3 实验结果分析 | 第78-84页 |
6.3.1 图像特征值提取验证 | 第79-82页 |
6.3.2 硬件平台系统验证 | 第82-84页 |
6.4 本章小结 | 第84-86页 |
7 总结与展望 | 第86-88页 |
7.1 工作总结 | 第86-87页 |
7.2 未来展望 | 第87-88页 |
参考文献 | 第88-92页 |
作者简历及攻读硕士学位期间取得的研究成果 | 第92-96页 |
学位论文数据集 | 第96页 |