| 摘要 | 第3-4页 |
| ABSTRACT | 第4页 |
| 第一章 绪论 | 第7-11页 |
| §1.1 课题研究背景 | 第7-8页 |
| §1.2 课题研究的目的和意义 | 第8页 |
| §1.3 CDR发展概述及研究现状 | 第8-9页 |
| §1.4 本文的研究工作及章节安排 | 第9-10页 |
| §1.5 课题的研究成果 | 第10-11页 |
| 第二章 超宽带人体信道建模和接收机误码率特性分析 | 第11-18页 |
| §2.1 穿戴式超宽带人体信道建模 | 第11-12页 |
| §2.1.1 经验模型与理论模型 | 第11页 |
| §2.1.2 超宽带室内信道模型发展 | 第11-12页 |
| §2.2 RAKE接收机结构与BER | 第12-15页 |
| §2.3 收发天线角度对BER的影响 | 第15-16页 |
| §2.4 重复编码时采用软判决和硬判决对BER的影响 | 第16-17页 |
| §2.5 结论 | 第17-18页 |
| 第三章 时钟数据恢复电路概述 | 第18-20页 |
| §3.1 时钟数据恢复的工作机制及性能指标 | 第18页 |
| §3.1.1 时钟数据恢复电路的工作机制 | 第18页 |
| §3.1.2 时钟数据恢复电路的性能指标 | 第18页 |
| §3.2 时钟数据恢复电路的拓扑架构 | 第18-19页 |
| §3.3 本文采用的CDR结构 | 第19-20页 |
| 第四章 基于Verilog-A的CDR行为级建模 | 第20-36页 |
| §4.1 Verilog-A简介 | 第20页 |
| §4.2 PLL线性分析 | 第20-21页 |
| §4.3 基于PLL的CDR行为级建模 | 第21-36页 |
| §4.3.1 建模原因 | 第21页 |
| §4.3.2 CDR环路参数设计 | 第21-24页 |
| §4.3.3 Verilog-A建模 | 第24-33页 |
| §4.3.4 Matlab拟合双环路整体相位噪声 | 第33-34页 |
| §4.3.5 总结 | 第34-36页 |
| 第五章 时钟数据恢复电路的设计与前仿真 | 第36-57页 |
| §5.1 CDR环路子模块设计 | 第36-54页 |
| §5.1.1 Hogge鉴相器 | 第36-39页 |
| §5.1.2 SAFF D触发器 | 第39-42页 |
| §5.1.3 电荷泵 | 第42-46页 |
| §5.1.4 环路滤波器 | 第46页 |
| §5.1.5 多反馈双调谐注入锁定环形振荡器 | 第46-52页 |
| §5.1.5 分频器 | 第52-53页 |
| §5.1.7 正弦波转方波电路 | 第53-54页 |
| §5.1.8 PFD鉴频器 | 第54页 |
| §5.2 CDR环路前仿真 | 第54-57页 |
| 第六章 时钟数据恢复电路的版图设计与后仿真 | 第57-62页 |
| §6.1CDR版图设计技术 | 第57页 |
| §6.1.1 匹配和对称 | 第57页 |
| §6.1.2 防止天线效应 | 第57页 |
| §6.2 多反馈双调谐注入锁定环形振荡器版图设计 | 第57-58页 |
| §6.3 CDR版图设计 | 第58-59页 |
| §6.3.1 IL RVCO版图设计及改进 | 第58-59页 |
| §6.3.2 CDR版图设计 | 第59页 |
| §6.4 CDR环路后仿真 | 第59-62页 |
| 第七章 环形振荡器和时钟数据恢复电路的流片测试 | 第62-66页 |
| §7.1 多反馈双调谐注入锁定环形振荡器流片及测试 | 第62-64页 |
| §7.2 全速率双环带外参考时钟的时钟数据恢复电路流片及测试 | 第64-66页 |
| 第八章 工作总结与展望 | 第66-68页 |
| §8.1 主要工作总结 | 第66页 |
| §8.2 展望 | 第66-68页 |
| 参考文献 | 第68-71页 |
| 致谢 | 第71-72页 |
| 硕士在读期间的研究成果 | 第72页 |
