基于CMOS工艺的一种逐次逼近型模数转换器的设计
| 摘要 | 第4-5页 |
| abstract | 第5页 |
| 第一章 绪论 | 第8-13页 |
| 1.1 研究背景和意义 | 第8-9页 |
| 1.2 发展历史及研究现状 | 第9-11页 |
| 1.2.1 SAR ADC发展历史 | 第9-10页 |
| 1.2.2 国内外研究现状 | 第10-11页 |
| 1.3 主要内容及组织结构 | 第11-13页 |
| 第二章 A/D转换器概述 | 第13-25页 |
| 2.1 A/D工作过程 | 第13-14页 |
| 2.2 ADC性能参数 | 第14-18页 |
| 2.2.1 静态性能参数 | 第14-16页 |
| 2.2.2 动态性能参数 | 第16-18页 |
| 2.3 ADC的常见类型 | 第18-23页 |
| 2.3.1 Δ-Σ 类型 | 第18-19页 |
| 2.3.2 Flash类型 | 第19-20页 |
| 2.3.3 Pipeline类型 | 第20-21页 |
| 2.3.4 SAR类型 | 第21-23页 |
| 2.4 本章小结 | 第23-25页 |
| 第三章 SAR ADC模块电路设计与仿真 | 第25-46页 |
| 3.1 DAC电容阵列 | 第25-31页 |
| 3.1.1 常见差分结构电容阵列 | 第25-28页 |
| 3.1.2 单端结构电容阵列 | 第28-30页 |
| 3.1.3 单端电容阵列仿真 | 第30-31页 |
| 3.2 采样保持电路 | 第31-38页 |
| 3.2.1 常规MOS开关 | 第32-34页 |
| 3.2.2 栅压自举开关 | 第34-36页 |
| 3.2.3 开关电路设计与仿真 | 第36-38页 |
| 3.3 比较器 | 第38-45页 |
| 3.3.1 比较器性能参数 | 第38-40页 |
| 3.3.2 常见比较器类型 | 第40-42页 |
| 3.3.3 比较器设计与仿真 | 第42-45页 |
| 3.4 本章小结 | 第45-46页 |
| 第四章 数字逻辑设计及整体性能仿真 | 第46-58页 |
| 4.1 传统数字时序逻辑 | 第46-48页 |
| 4.1.1 同步时序逻辑 | 第46-47页 |
| 4.1.2 异步时序逻辑 | 第47-48页 |
| 4.2 SAR动态逻辑技术 | 第48-53页 |
| 4.2.1 传统位片式单元 | 第48-50页 |
| 4.2.2 改进的BSU电路 | 第50-51页 |
| 4.2.3 改进的同步时序逻辑与仿真 | 第51-53页 |
| 4.3 数字时序整体工作方式 | 第53-54页 |
| 4.4 性能仿真及版图 | 第54-57页 |
| 4.4.1 静态性能仿真 | 第54-55页 |
| 4.4.2 动态性能仿真 | 第55-56页 |
| 4.4.3 局部版图 | 第56-57页 |
| 4.5 本章小结 | 第57-58页 |
| 第五章 基于信号自相关性的SAR ADC | 第58-65页 |
| 5.1 新型SAR ADC电路设计 | 第58-62页 |
| 5.1.1 新型SAR ADC结构 | 第58-60页 |
| 5.1.2 SAR ADC工作方式 | 第60-62页 |
| 5.2 仿真验证 | 第62-63页 |
| 5.3 本章小结 | 第63-65页 |
| 第六章 总结与展望 | 第65-66页 |
| 6.1 总结 | 第65页 |
| 6.2 展望 | 第65-66页 |
| 参考文献 | 第66-69页 |
| 附录1 攻读硕士学位期间撰写的论文 | 第69-70页 |
| 附录2 攻读硕士学位期间申请的专利 | 第70-71页 |
| 致谢 | 第71页 |
