| 中文摘要 | 第3-4页 |
| Abstract | 第4页 |
| 第1章 绪论 | 第8-10页 |
| 1.1 模数转换器及40nm工艺的研究背景及意义 | 第8-9页 |
| 1.2 本论文的主要工作和安排 | 第9-10页 |
| 第2章 模数转换器概论 | 第10-22页 |
| 2.1 模数转换器原理 | 第10-11页 |
| 2.2 模数转换器结构介绍 | 第11-16页 |
| 2.2.1 逐次逼近A/D | 第11-12页 |
| 2.2.2 快闪式A/D | 第12-13页 |
| 2.2.3 内插型A/D | 第13-14页 |
| 2.2.4 折叠型A/D | 第14-15页 |
| 2.2.5 两步型A/D | 第15-16页 |
| 2.2.6 流水线型A/D | 第16页 |
| 2.3 模数转换器的性能参数 | 第16-22页 |
| 2.3.1 静态参数 | 第16-19页 |
| 2.3.2 动态参数 | 第19-22页 |
| 第3章 流水线模数转换器 | 第22-43页 |
| 3.1 流水线模数转换器电路结构及工作原理 | 第22-23页 |
| 3.1.1 流水线式模数转换器电路结构 | 第22-23页 |
| 3.1.2 流水线式模数转换器主要工作原理 | 第23页 |
| 3.2 流水线模数转换器设计要求及主要参数 | 第23-25页 |
| 3.3 流水线模数转换器关键电路及其工作原理 | 第25-43页 |
| 3.3.1 采样保持电路 | 第25-26页 |
| 3.3.2 级电路 | 第26-34页 |
| 3.3.3 2bit Flash ADC | 第34-36页 |
| 3.3.4 延迟对齐电路 | 第36-37页 |
| 3.3.5 数字校正电路 | 第37-41页 |
| 3.3.6 两相不交叠时钟电路 | 第41-42页 |
| 3.3.7 带隙基准电路 | 第42-43页 |
| 第4章 流水线模数转换器原理图设计 | 第43-69页 |
| 4.1 设计方法 | 第43页 |
| 4.2 工具流程 | 第43-44页 |
| 4.3 Ⅰ路pipeline ADC设计方法 | 第44-66页 |
| 4.3.1 理想Pipeline ADC行为级建模与仿真 | 第44-45页 |
| 4.3.2 两相不交叠时钟电路 | 第45-48页 |
| 4.3.3 带隙基准电路 | 第48-52页 |
| 4.3.4 采样保持电路 | 第52-54页 |
| 4.3.5 第一-十级Pipeline ADC电路 | 第54-59页 |
| 4.3.6 最后一级Flash ADC电路 | 第59-60页 |
| 4.3.7 延迟校准电路 | 第60-66页 |
| 4.4 双通道pipeline ADC设计方法 | 第66-69页 |
| 4.4.1 单双通道切换 | 第66-68页 |
| 4.4.2 调节电流大小控制设计 | 第68页 |
| 4.4.3 选择是否外部输入电压、电流控制设计 | 第68页 |
| 4.4.4 选择差分输入信号范围控制设计 | 第68-69页 |
| 第5章 流水线模数转换器物理验证及后仿 | 第69-82页 |
| 5.1 物理验证 | 第69-73页 |
| 5.1.1 版图设计 | 第69-72页 |
| 5.1.2 设计规则检查(DRC) | 第72-73页 |
| 5.1.3 版图与原理图一致性检查(LVS) | 第73页 |
| 5.1.4 电学规则检查(ERC) | 第73页 |
| 5.2 后仿真 | 第73-82页 |
| 5.2.1 两相不交叠时钟的后仿方法及结果分析 | 第73-75页 |
| 5.2.2 比较器的后仿方法及结果分析 | 第75-76页 |
| 5.2.3 运放的后仿方法及结果分析 | 第76-77页 |
| 5.2.4 bandgap的后仿方法及结果分析 | 第77-78页 |
| 5.2.5 ADC整体的后仿方法及结果分析 | 第78-82页 |
| 第6章 芯片性能及参数 | 第82-84页 |
| 第7章 总结与展望 | 第84-85页 |
| 参考文献 | 第85-86页 |
| 致谢 | 第86页 |