基于VPX和国产芯片的以太网交换板设计
摘要 | 第5-6页 |
ABSTRACT | 第6-7页 |
符号对照表 | 第11-12页 |
缩略语对照表 | 第12-16页 |
第一章 绪论 | 第16-22页 |
1.1 研究背景 | 第16页 |
1.2 国内外研究现状 | 第16-20页 |
1.2.1 国产处理器现状 | 第16-17页 |
1.2.2 国产交换芯片现状 | 第17-18页 |
1.2.3 国产FPGA现状 | 第18-19页 |
1.2.4 以太网交换平台国产化现状 | 第19-20页 |
1.3 研究内容和意义 | 第20页 |
1.4 论文内容安排 | 第20-22页 |
第二章 信息处理平台总体设计方案 | 第22-30页 |
2.1 VPX总线概述 | 第22-24页 |
2.1.1 VPX总线发展 | 第22页 |
2.1.2 高速连接器 | 第22-23页 |
2.1.3 电源与散热 | 第23-24页 |
2.2 信息处理平台总体方案设计 | 第24-25页 |
2.3 核心交换芯片选型 | 第25页 |
2.4 核心处理器芯片选型 | 第25-26页 |
2.5 核心FPGA芯片选型 | 第26-28页 |
2.6 本章小结 | 第28-30页 |
第三章 以太网交换板方案设计 | 第30-38页 |
3.1 板卡技术要求 | 第30页 |
3.1.1 主要性能指标 | 第30页 |
3.1.2 主要物理接口 | 第30页 |
3.2 方案设计 | 第30-36页 |
3.2.1 硬件系统原理框图 | 第30-31页 |
3.2.2 CPU系统 | 第31-32页 |
3.2.3 CTC6048交换系统 | 第32-33页 |
3.2.4 控制和管理通道 | 第33-34页 |
3.2.5 系统复位 | 第34页 |
3.2.6 时钟网络 | 第34-35页 |
3.2.7 系统电源 | 第35-36页 |
3.3 本章小结 | 第36-38页 |
第四章 以太网交换板方案实现 | 第38-52页 |
4.1 国产芯片的特点 | 第38-39页 |
4.2 CPU子板 | 第39页 |
4.3 电源子板 | 第39-42页 |
4.3.1 芯片选型 | 第39页 |
4.3.2 方案实现 | 第39-42页 |
4.4 交换系统母板 | 第42-50页 |
4.4.1 交换系统 | 第42-46页 |
4.4.2 时钟系统 | 第46-47页 |
4.4.3 FPGA系统 | 第47-50页 |
4.4.4 电源系统 | 第50页 |
4.5 本章小结 | 第50-52页 |
第五章 国产FPGA设计与开发 | 第52-58页 |
5.1 软件开发流程 | 第52页 |
5.2 功能设计与调试 | 第52-56页 |
5.2.1 SPI接口设计 | 第52-54页 |
5.2.2 串行指示灯设计 | 第54-56页 |
5.3 FPGA程序烧写 | 第56-57页 |
5.4 本章小结 | 第57-58页 |
第六章 系统调试与测试 | 第58-72页 |
6.1 电路板静态检查 | 第58-59页 |
6.2 调试环境 | 第59-60页 |
6.3 单板调试 | 第60-61页 |
6.3.1 电源调试 | 第60页 |
6.3.2 晶振、复位电路调试 | 第60-61页 |
6.3.3 调试串口和网口的调试 | 第61页 |
6.4 软硬件联调 | 第61-63页 |
6.4.1 千兆电以太网口调试 | 第61-62页 |
6.4.2 千兆光以太网口调试 | 第62页 |
6.4.3 Serdes接口调试 | 第62页 |
6.4.4 指示灯接口测试 | 第62-63页 |
6.5 整机测试 | 第63-69页 |
6.5.1 千兆电以太网功能测试 | 第63-64页 |
6.5.2 千兆光以太网测试 | 第64-65页 |
6.5.3 业务转发性能测试 | 第65-69页 |
6.6 测试分析 | 第69-71页 |
6.6.1 以太网接口异常分析 | 第69-70页 |
6.6.2 业务线速转发丢包分析 | 第70-71页 |
6.7 本章小结 | 第71-72页 |
第七章 结束语 | 第72-74页 |
7.1 论文工作总结 | 第72页 |
7.2 待改进的问题 | 第72-74页 |
参考文献 | 第74-76页 |
致谢 | 第76-78页 |
作者简介 | 第78-79页 |