基于PCM和DRAM的混合主存仿真系统研究与实现
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第1章 绪论 | 第14-26页 |
| 1.1 研究背景及意义 | 第14-16页 |
| 1.2 研究现状 | 第16-24页 |
| 1.2.1 相变存储器概述 | 第16-22页 |
| 1.2.2 相关仿真工具概述 | 第22-24页 |
| 1.3 研究内容 | 第24-25页 |
| 1.4 本文组织结构 | 第25-26页 |
| 第2章 混合主存仿真系统架构设计 | 第26-40页 |
| 2.1 引言 | 第26-27页 |
| 2.2 混合主存仿真系统指令处理设计 | 第27-28页 |
| 2.3 混合主存仿真系统架构 | 第28-38页 |
| 2.3.1 负载程序解析 | 第29-30页 |
| 2.3.2 主存模块构建 | 第30-38页 |
| 2.4 本章小结 | 第38-40页 |
| 第3章 混合主存仿真系统时序模型 | 第40-54页 |
| 3.1 引言 | 第40-41页 |
| 3.2 主存命令执行时序模型 | 第41-46页 |
| 3.2.1 基本时序参数 | 第42页 |
| 3.2.2 主存命令执行时间评估 | 第42-46页 |
| 3.2.3 时序模型中的特殊限定 | 第46页 |
| 3.3 实验及评估 | 第46-52页 |
| 3.3.1 实验配置 | 第47-48页 |
| 3.3.2 基准测试集概述 | 第48-49页 |
| 3.3.3 时序模型有效性验证 | 第49-51页 |
| 3.3.4 混合主存系统构建 | 第51-52页 |
| 3.4 本章小结 | 第52-54页 |
| 第4章 混合主存仿真系统功耗模型 | 第54-66页 |
| 4.1 引言 | 第54-55页 |
| 4.2 动态随机访问存储器的功耗模型 | 第55-60页 |
| 4.2.1 运行机制 | 第55-56页 |
| 4.2.2 功率计算 | 第56-60页 |
| 4.3 相变存储器的功耗模型 | 第60页 |
| 4.4 实验及评估 | 第60-64页 |
| 4.4.1 实验配置 | 第61页 |
| 4.4.2 功耗模型有效性验证 | 第61-64页 |
| 4.5 本章小结 | 第64-66页 |
| 第5章 混合主存仿真系统实现 | 第66-76页 |
| 5.1 引言 | 第66-67页 |
| 5.2 混合主存分配应用编程接口 | 第67页 |
| 5.3 可视化用户界面 | 第67-69页 |
| 5.4 应用场景 | 第69-74页 |
| 5.4.1 主存控制器内部管理算法研究 | 第69-70页 |
| 5.4.2 混合主存数据管理算法研究 | 第70-72页 |
| 5.4.3 寻求最优混合主存方案研究 | 第72-74页 |
| 5.5 本章小结 | 第74-76页 |
| 第6章 总结与展望 | 第76-78页 |
| 6.1 本文主要工作 | 第76-77页 |
| 6.2 未来研究工作 | 第77-78页 |
| 参考文献 | 第78-82页 |
| 致谢 | 第82-84页 |
| 在读期间发表的学术论文 | 第84-86页 |
| 在读期间参加的科研项目 | 第86页 |
