多核网络处理器片上总线的设计与验证
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-11页 |
| ·课题研究背景 | 第7页 |
| ·课题研究意义 | 第7-8页 |
| ·论文主要工作及结构安排 | 第8-11页 |
| 第二章 多核 SOC 片上总线概述 | 第11-23页 |
| ·常见的片上总线标准 | 第11-14页 |
| ·AMBA 总线标准 | 第11-13页 |
| ·WISHBONE 总线协议 | 第13-14页 |
| ·CoreConnect 总线协议 | 第14页 |
| ·片上总线通信结构 | 第14-18页 |
| ·共享总线结构 | 第15页 |
| ·交叉开关通信结构 | 第15-17页 |
| ·点对点总线结构 | 第17页 |
| ·片上网络结构 | 第17-18页 |
| ·片上总线仲裁算法 | 第18-20页 |
| ·固定优先级算法 | 第18页 |
| ·优先级轮转算法 | 第18-19页 |
| ·时间片轮转算法 | 第19页 |
| ·彩票算法 | 第19-20页 |
| ·片上总线性能评价标准 | 第20页 |
| ·本章小结 | 第20-23页 |
| 第三章 XDNP 片上总线的设计 | 第23-51页 |
| ·系统的单元组成与设计目标 | 第23-24页 |
| ·系统总线设计方案 | 第24页 |
| ·XDNP 命令总线的设计 | 第24-37页 |
| ·ME 簇命令总线的设计 | 第26-32页 |
| ·系统命令总线的设计 | 第32-36页 |
| ·命令总线操作流程 | 第36-37页 |
| ·SRAM 数据总线设计 | 第37-49页 |
| ·SRAM PULL 数据总线的设计 | 第38-46页 |
| ·SRAM PUSH 总线的设计 | 第46-49页 |
| ·DRAM 数据总线的设计 | 第49-50页 |
| ·DRAM PULL 数据总线的设计 | 第49-50页 |
| ·DRAM PUSH 数据总线的设计 | 第50页 |
| ·本章小结 | 第50-51页 |
| 第四章 XDNP 片上总线的验证和性能分析 | 第51-77页 |
| ·XDNP 片上总线的功能验证 | 第51-55页 |
| ·验证语言和验证方法学的选择 | 第51-52页 |
| ·验证方法学和测试平台 | 第52-53页 |
| ·验证方法 | 第53-55页 |
| ·XDNP 片上总线功能测试平台实现 | 第55-56页 |
| ·XDNP 片上总线功能验证 | 第56-70页 |
| ·处理单元的功能验证 | 第56-59页 |
| ·目标单元的功能验证 | 第59-60页 |
| ·命令总线功能验证 | 第60-63页 |
| ·PULL 数据总线功能验证 | 第63-68页 |
| ·PUSH 数据总线的功能验证 | 第68-70页 |
| ·XDNP 片上总线数据完整性验证 | 第70-73页 |
| ·命令总线数据完整性验证 | 第70-71页 |
| ·数据总线数据完整性验证 | 第71-73页 |
| ·XDNP 片上总线的性能分析 | 第73-76页 |
| ·XDNP 片上总线的带宽 | 第73-74页 |
| ·XDNP 片上总线的数据传输时间 | 第74-76页 |
| ·本章小结 | 第76-77页 |
| 第五章 结束语 | 第77-79页 |
| 致谢 | 第79-81页 |
| 参考文献 | 第81-84页 |
