MLC型NAND闪存的差错控制编码技术研究
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-13页 |
| ·课题背景及面临的问题 | 第7-8页 |
| ·国内外研究现状 | 第8-12页 |
| ·针对块删除特性的闪存编码方案 | 第9-11页 |
| ·系统级闪存差错控制编码技术 | 第11-12页 |
| ·研究意义及应用前景 | 第12页 |
| ·本文主要工作和内容安排 | 第12-13页 |
| 第二章 NAND 闪存基础和噪声信道模型 | 第13-21页 |
| ·闪存特性 | 第13-17页 |
| ·闪存的类型 | 第13-14页 |
| ·NAND 闪存的结构 | 第14-16页 |
| ·NAND 闪存的操作模型 | 第16-17页 |
| ·NAND 闪存的信道模型和干扰源 | 第17-19页 |
| ·单元间干扰 | 第17-18页 |
| ·PE 循环的影响 | 第18页 |
| ·MLC 型 NAND 闪存信道模型 | 第18-19页 |
| ·NAND 闪存的差错控制编码技术基础 | 第19-20页 |
| ·本章小结 | 第20-21页 |
| 第三章 MLC 型 NAND 闪存的等级调制方案 | 第21-31页 |
| ·等级调制方案 | 第21-22页 |
| ·等级调制格雷码 | 第22-25页 |
| ·平衡的等级调制格雷码 | 第25-28页 |
| ·平衡等级调制格雷码的定义和构造 | 第25-26页 |
| ·用等级表示置换 | 第26-28页 |
| ·实验结果及分析 | 第28-30页 |
| ·本章小结 | 第30-31页 |
| 第四章 MLC 型 NAND 闪存的差错控制 | 第31-51页 |
| ·NAND 闪存的错误类型 | 第31-32页 |
| ·系统级的差错控制 | 第32-39页 |
| ·闪存单元的存储感知 | 第32-34页 |
| ·软判决 LLR 的计算方法 | 第34-37页 |
| ·计算结果及分析 | 第37-39页 |
| ·NAND 闪存特有错误的差错控制 | 第39-49页 |
| ·利用奇偶校验码纠正有限强度错误 | 第39-43页 |
| ·双向有限强度纠错算法 | 第43-47页 |
| ·仿真结果及分析 | 第47-49页 |
| ·本章小结 | 第49-51页 |
| 结束语 | 第51-53页 |
| 致谢 | 第53-55页 |
| 参考文献 | 第55-61页 |
| 攻读硕士期间完成的论文和参与的科研工作 | 第61-62页 |