| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-11页 |
| ·选题背景 | 第7页 |
| ·LED 打印机简介 | 第7-8页 |
| ·论文结构 | 第8-11页 |
| 第二章 相关理论基础 | 第11-27页 |
| ·DDR2 SDRAM 原理 | 第11-19页 |
| ·内存类型对比 | 第11-13页 |
| ·DDR2 SDRAM 结构 | 第13-15页 |
| ·DDR2 SDRAM 状态机 | 第15-17页 |
| ·DDR2 SDRAM 工作时序 | 第17-19页 |
| ·IP 核 | 第19-23页 |
| ·IP 核简介 | 第19-20页 |
| ·DDR2 SDRAM IP 核 | 第20-23页 |
| ·Avalon-MM 总线交换架构 | 第23-25页 |
| ·SignalTap II 内嵌式逻辑分析仪 | 第25-27页 |
| 第三章 IP 核总体方案设计及 DDR2 SDRAM IP 核配置 | 第27-35页 |
| ·设计要求 | 第27-30页 |
| ·LED 打印机功能介绍 | 第27-29页 |
| ·需求分析 | 第29-30页 |
| ·设计方案 | 第30-31页 |
| ·DDR2 SDRAM IP 核配置 | 第31-35页 |
| ·配置方法 | 第31-33页 |
| ·系统集成问题及解决方案 | 第33-35页 |
| 第四章 DDR2 SDRAM 控制模块设计 | 第35-47页 |
| ·总体设计 | 第35-36页 |
| ·读写通道控制单元 | 第36-40页 |
| ·写通道控制单元 | 第36-38页 |
| ·读通道控制单元 | 第38-40页 |
| ·地址控制 | 第40-42页 |
| ·控制模块封装 | 第42-44页 |
| ·DDR2 SDRAM 控制器封装 | 第44-47页 |
| 第五章 双通道四端口异步 FIFO 控制模块设计 | 第47-57页 |
| ·总体设计 | 第47-48页 |
| ·仲裁逻辑 | 第48-51页 |
| ·响应速度问题 | 第48-49页 |
| ·通道仲裁 | 第49-51页 |
| ·选通逻辑 | 第51-53页 |
| ·FIFO 接口 | 第53-54页 |
| ·IP 核封装 | 第54-57页 |
| 第六章 IP 核部署与调试 | 第57-65页 |
| ·系统硬件构成 | 第57-59页 |
| ·EP3C120F780C8 | 第58-59页 |
| ·DDR2 SDRAM | 第59页 |
| ·IP 核实例化 | 第59-60页 |
| ·独立调试 | 第60-61页 |
| ·联合调试 | 第61-65页 |
| 第七章 结束语 | 第65-67页 |
| ·总结 | 第65页 |
| ·展望 | 第65-67页 |
| 致谢 | 第67-69页 |
| 参考文献 | 第69-71页 |