| 摘要 | 第1-4页 |
| ABSTRACT | 第4-8页 |
| 引言 | 第8-10页 |
| 1. 密码学概述 | 第10-15页 |
| ·密码学的发展 | 第10页 |
| ·密码学的基本概念 | 第10-12页 |
| ·加密和解密 | 第10-11页 |
| ·密码体制的分类 | 第11-12页 |
| ·分组密码概述 | 第12-14页 |
| ·分组密码的定义 | 第12-13页 |
| ·分组密码的数学模型 | 第13页 |
| ·分组密码的设计思想 | 第13-14页 |
| ·分组密码的结构特征 | 第14页 |
| ·本章小结 | 第14-15页 |
| 2. DES算法 | 第15-25页 |
| ·DES算法概述 | 第15页 |
| ·DES加密原理 | 第15-23页 |
| ·初始置换IP | 第16-17页 |
| ·循环迭代运算 | 第17-20页 |
| ·逆初始置换IP | 第20-21页 |
| ·子密钥产生 | 第21-23页 |
| ·DES解密 | 第23页 |
| ·DES组织模式 | 第23页 |
| ·本章小结 | 第23-25页 |
| 3. 开发环境简介 | 第25-29页 |
| ·硬件开发平台 | 第25-26页 |
| ·FPGA学习板 | 第25-26页 |
| ·编程器 | 第26页 |
| ·软件开发工具 | 第26-29页 |
| ·仿真工具Modelsim-Altera 6.5e | 第26-27页 |
| ·开发集成环境Quartus Ⅱ | 第27-29页 |
| 4. DES加密电路的体系结构设计 | 第29-35页 |
| ·数字IC设计流程 | 第29页 |
| ·DES加密芯片的功能设计 | 第29-30页 |
| ·DES加密芯片的设计方案 | 第30页 |
| ·DES加密芯片的体系结构 | 第30-34页 |
| ·外部接口 | 第30-32页 |
| ·模块划分与定义 | 第32-34页 |
| ·本章小结 | 第34-35页 |
| 5. VERILOG设计及功能仿真 | 第35-55页 |
| ·加密运算模块设计 | 第35-42页 |
| ·硬件电路设计 | 第35-36页 |
| ·Verilog代码设计 | 第36-40页 |
| ·加密模块功能仿真 | 第40-42页 |
| ·子密钥产生模块设计 | 第42-46页 |
| ·硬件电路设计 | 第42-43页 |
| ·Verilog代码设计 | 第43-45页 |
| ·功能仿真 | 第45-46页 |
| ·控制模块设计 | 第46-51页 |
| ·硬件电路设计 | 第46-48页 |
| ·Verilog代码设计 | 第48-50页 |
| ·功能仿真 | 第50-51页 |
| ·系统集成及功能仿真 | 第51-54页 |
| ·本章小结 | 第54-55页 |
| 6. DES加密芯片的时序仿真与FPGA实现 | 第55-68页 |
| ·Quartus Ⅱ软件使用与工程建立 | 第55-56页 |
| ·定制基本宏功能 | 第56-59页 |
| ·时序仿真的基本概念 | 第59-60页 |
| ·综合后仿真 | 第59-60页 |
| ·布局布线后仿真 | 第60页 |
| ·DES加密芯片的时序仿真 | 第60-65页 |
| ·修改设计 | 第60-61页 |
| ·编译设计 | 第61-62页 |
| ·验证设计 | 第62-65页 |
| ·FPGA实现与验证 | 第65-66页 |
| ·性能评估与比较 | 第66-67页 |
| ·本章小结 | 第67-68页 |
| 总结 | 第68-69页 |
| 参考文献 | 第69-72页 |
| 致谢 | 第72-73页 |
| 攻读硕士期间发表的论文 | 第73-74页 |