基于FPGA的可重构SDH信令采集系统研究与设计
| 摘要 | 第1-6页 |
| Abstract | 第6-7页 |
| 目录 | 第7-10页 |
| 第一章 绪论 | 第10-14页 |
| ·SDH 传输机制 | 第10-11页 |
| ·SDH 概述 | 第10页 |
| ·SDH 信令采集的意义 | 第10-11页 |
| ·课题意义 | 第11-13页 |
| ·目前已有 SDH 信令采集设备存在的缺点 | 第11页 |
| ·FPGA 技术 | 第11-13页 |
| ·课题所做的工作和论文的安排 | 第13-14页 |
| 第二章 SDH 协议分析与研究 | 第14-27页 |
| ·SDH 原理 | 第14-15页 |
| ·SDH 产生的背景 | 第15-17页 |
| ·PDH 传输体制缺点 | 第15页 |
| ·SDH 传输体制的优点 | 第15-17页 |
| ·SDH 的缺陷 | 第17页 |
| ·SDH 协议分析 | 第17-24页 |
| ·STM N帧结构[13] | 第17-19页 |
| ·SDH 传输网络复用策略[16] | 第19-24页 |
| ·映射、定位和复用的使用 | 第24-26页 |
| ·本章小结 | 第26-27页 |
| 第三章 可重构 SDH 信令采集系统方案设计 | 第27-36页 |
| ·系统概述 | 第27-29页 |
| ·PCI 采集卡系统结构 | 第29-30页 |
| ·FPGA 内部架构 | 第30-32页 |
| ·可重构的实现 | 第32-35页 |
| ·多通道 HDLC 提高采集容量 | 第35页 |
| ·本章小结 | 第35-36页 |
| 第四章 可重构 SDH 接口信令采集系统设计 | 第36-67页 |
| ·概述 | 第36页 |
| ·硬件设计 | 第36-47页 |
| ·光接收模块电路设计 | 第36-37页 |
| ·串并转换电路设计 | 第37-39页 |
| ·FPGA 电路设计 | 第39-40页 |
| ·FPGA 配置电路设计 | 第40-41页 |
| ·内存电路设计 | 第41-42页 |
| ·PCI 控制器电路设计 | 第42-43页 |
| ·电源电路设计 | 第43-44页 |
| ·PCB 设计 | 第44-47页 |
| ·FPGA 程序 | 第47-64页 |
| ·并行解扰模块 | 第48-50页 |
| ·STM-1 解复用至 TU12 模块 | 第50-57页 |
| ·TU12 解复用模块至 E1 模块 | 第57-59页 |
| ·多通道 HDLC 解码模块 | 第59-62页 |
| ·HDLC 数据缓存模块 | 第62-64页 |
| ·PCI 底层驱动 | 第64-65页 |
| ·系统重构的设计 | 第65-66页 |
| ·本章小结 | 第66-67页 |
| 第五章 SDH 信令采集系统仿真与测试 | 第67-85页 |
| ·FPGA 功能验证仿真 | 第67-77页 |
| ·仿真环境 | 第67页 |
| ·仿真与分析 | 第67-77页 |
| ·压力测试与分析 | 第77-83页 |
| ·测试环境搭接 | 第77-78页 |
| ·环境搭接步骤 | 第78-79页 |
| ·设备测试项目 | 第79-82页 |
| ·测试结果 | 第82-83页 |
| ·可重构测试与分析 | 第83-84页 |
| ·测试方法 | 第83-84页 |
| ·测试结果 | 第84页 |
| ·本章小结 | 第84-85页 |
| 结论 | 第85-86页 |
| 参考文献 | 第86-89页 |
| 致谢 | 第89-90页 |
| 答辩委员会对论文的评定意见 | 第90页 |
