| 摘要 | 第1-6页 |
| Abstract | 第6-9页 |
| 第一章 引言 | 第9-13页 |
| ·研究背景 | 第9-10页 |
| ·国内外研究现状 | 第10页 |
| ·本文主要研究工作以及成果 | 第10-11页 |
| ·论文组织结构 | 第11-13页 |
| 第二章 ISO/IEC18000-6C 标准协议分析 | 第13-25页 |
| ·通信数据格式 | 第13-18页 |
| ·PIE 编码 | 第13-14页 |
| ·R=>T 前导码和帧同步 | 第14页 |
| ·FM0 和 Miller 编码 | 第14-18页 |
| ·命令集 | 第18页 |
| ·反向散射链路频率 BLF | 第18-20页 |
| ·BLF 的决定因素 | 第18-19页 |
| ·标签支持的反向散射链路频率 | 第19-20页 |
| ·链接时限 | 第20-22页 |
| ·标签状态 | 第22-24页 |
| ·小结 | 第24-25页 |
| 第三章 可变时钟技术及相关问题研究 | 第25-45页 |
| ·可变时钟问题的提出 | 第25-26页 |
| ·可变时钟的设计思路 | 第26-37页 |
| ·基于分频区间查找表实现可变时钟的方法 | 第28-36页 |
| ·基于算法实现可变时钟的方法 | 第36-37页 |
| ·可变时钟对主时钟偏差不敏感分析 | 第37-38页 |
| ·基于可变时钟技术的 T1问题研究 | 第38-43页 |
| ·T1设计要求 | 第38-39页 |
| ·T1解决思路 | 第39-43页 |
| ·小结 | 第43-45页 |
| 第四章 基于可变时钟技术的数字基带整体设计 | 第45-63页 |
| ·芯片整体结构和工作流程概述 | 第45-46页 |
| ·基于可变时钟技术的数字基带设计 | 第46-61页 |
| ·数字基带的顶层接口 | 第46页 |
| ·数字基带的结构组成 | 第46-48页 |
| ·数字基带的可变时钟方案 | 第48-49页 |
| ·基于可变时钟方案的数字基带模块设计 | 第49-61页 |
| ·初始化模块（INIT） | 第49-50页 |
| ·随机数产生模块（RNG） | 第50页 |
| ·解码模块（DECODER） | 第50-53页 |
| ·命令解析模块（CMD_PARSE） | 第53-54页 |
| ·主状态机模块（SCU） | 第54-55页 |
| ·功耗管理模块（PMU） | 第55-57页 |
| ·存储器接口控制模块（IE） | 第57-59页 |
| ·输出控制模块（OCU） | 第59-60页 |
| ·分频模块（DIV） | 第60-61页 |
| ·小结 | 第61-63页 |
| 第五章 基于可变时钟技术数字基带的实现与验证 | 第63-75页 |
| ·基带的设计流程 | 第63页 |
| ·基带的仿真 | 第63-64页 |
| ·基带的 DC 综合 | 第64-66页 |
| ·基带的 PT 时序分析 | 第66-68页 |
| ·基带的后端设计 | 第68-70页 |
| ·芯片测试 | 第70-73页 |
| ·小结 | 第73-75页 |
| 第六章 总结 | 第75-77页 |
| 致谢 | 第77-79页 |
| 参考文献 | 第79-81页 |
| 研究成果 | 第81-82页 |