| 声明 | 第1页 |
| 论文版权使用授权书 | 第2-3页 |
| 资助 | 第3-4页 |
| 摘要 | 第4-6页 |
| Abstract | 第6-8页 |
| 目录 | 第8-17页 |
| 第一章 引言 | 第17-27页 |
| ·研究意义 | 第17-20页 |
| ·合成孔径雷达实时成像系统需求迫切 | 第17-18页 |
| ·SoPC与PBD方兴未艾 | 第18-19页 |
| ·软硬件协同设计技术亟待发展 | 第19-20页 |
| ·本文的主要研究内容 | 第20-22页 |
| ·SoPC的软硬件协同设计技术 | 第20-21页 |
| ·高性能SoPC处理平台 | 第21页 |
| ·SAR实时成像SoPC系统设计与优化 | 第21-22页 |
| ·论文的主要贡献 | 第22-24页 |
| ·论文的组织 | 第24-27页 |
| 第二章 概述 | 第27-45页 |
| ·合成孔径雷达成像原理 | 第27页 |
| ·SAR成像算法 | 第27-29页 |
| ·Range Doppler算法 | 第28页 |
| ·Chirp Scaling算法 | 第28-29页 |
| ·SAR成像系统分析 | 第29-31页 |
| ·基于通用计算机的SAR成像处理系统 | 第30页 |
| ·SAR成像处理专用系统 | 第30-31页 |
| ·基于平台的SoPC相关进展 | 第31-38页 |
| ·SoPC相关概念 | 第32-33页 |
| ·平台器件 | 第33-35页 |
| ·片上总线 | 第35-37页 |
| ·平台开发环境 | 第37页 |
| ·挑战和新技术 | 第37-38页 |
| ·软硬件协同设计技术 | 第38-42页 |
| ·SoPC设计流程 | 第38-40页 |
| ·系统建模和软硬件划分 | 第40-41页 |
| ·系统级设计ESL | 第41页 |
| ·可验证设计DFV技术 | 第41-42页 |
| ·并行计算技术 | 第42页 |
| ·本章小结 | 第42-45页 |
| 第三章 多约束处理流图模型MCPGM | 第45-59页 |
| ·已有的设计模型 | 第45-46页 |
| ·MCPGM模型 | 第46-53页 |
| ·基于平台的SoPC软硬件协同设计的系统特征 | 第46-47页 |
| ·MCPGM形式化描述 | 第47-51页 |
| ·MCPGM的系统设计流程 | 第51-52页 |
| ·基于MCPGM的软硬件划分 | 第52-53页 |
| ·SAR成像Chirp Scaling软硬件实现分析 | 第53-58页 |
| ·FFT处理单元的实现 | 第53-56页 |
| ·因子计算和因子补偿的实现 | 第56-57页 |
| ·SAR实时成像Chirp Scaling系统实时性 | 第57-58页 |
| ·本章小结 | 第58-59页 |
| 第四章 片内多总线结构SoPC设计 | 第59-69页 |
| ·基于平台的SoPC片上总线 | 第59页 |
| ·多PLB总线结构设计 | 第59-61页 |
| ·片内多PLB总线结构 | 第60页 |
| ·主从FPGA结构和扩展存储 | 第60页 |
| ·多PLB总线的设计方案 | 第60-61页 |
| ·多PLB总线结构关键技术 | 第61-65页 |
| ·异步总线桥 | 第61-62页 |
| ·可验证设计DFV | 第62-64页 |
| ·总线负载均衡 | 第64-65页 |
| ·实时压缩系统平台应用 | 第65-66页 |
| ·本章小结 | 第66-69页 |
| 第五章 SAR实时成像SoPC算法模拟与并行仿真 | 第69-85页 |
| ·曙光刀片服务器并行环境 | 第69-70页 |
| ·矩阵转置的并行优化 | 第70-75页 |
| ·矩阵运算Cache颠簸 | 第71-72页 |
| ·最优分块和冗余存储策略 | 第72-75页 |
| ·矩阵存储重映射 | 第75页 |
| ·并行算法设计 | 第75-76页 |
| ·两类应用的并行优化 | 第76-78页 |
| ·计算密集型并行优化 | 第77页 |
| ·网络密集型并行优化 | 第77-78页 |
| ·并行性能分析 | 第78-82页 |
| ·计算密集型应用 | 第79页 |
| ·网络密集型应用 | 第79-80页 |
| ·算法整体并行性能分析 | 第80-82页 |
| ·并行算法成像质量 | 第82-83页 |
| ·本章小结 | 第83-85页 |
| 第六章 基于平台的SAR实时成像SoPC系统 | 第85-101页 |
| ·SAR实时成像SoPC | 第85-87页 |
| ·SAR实时成像SoPC系统功能单元设计 | 第87-92页 |
| ·多时钟域设计 | 第88页 |
| ·64位PLB总线和P2P总线桥 | 第88-89页 |
| ·支持行列双向快速存取的DDR SDRAM控制器 | 第89页 |
| ·FFF阵列 | 第89-90页 |
| ·DMA控制器 | 第90-91页 |
| ·因子补偿单元 | 第91页 |
| ·FFT移位控制单元 | 第91页 |
| ·输入输出控制器 | 第91-92页 |
| ·控制-调试子系统 | 第92-96页 |
| ·状态控制寄存器DCR总线环路 | 第93-94页 |
| ·PCI调试模块设计 | 第94-96页 |
| ·SAR实时成像SoPC系统计算流程 | 第96-98页 |
| ·原始数据和成像参数输入 | 第97页 |
| ·方位向FFT及CS因子补偿 | 第97-98页 |
| ·距离向FFT及距离补偿因子处理 | 第98页 |
| ·距离向IFFT及因子处理 | 第98页 |
| ·方位向IFFT | 第98页 |
| ·图像输出 | 第98页 |
| ·成像系统处理板 | 第98-100页 |
| ·本章小结 | 第100-101页 |
| 第七章 SAR实时成像SoPC因子计算子系统 | 第101-119页 |
| ·SAR成像Chirp Scaling算法因子计算 | 第101-103页 |
| ·计算矢量C_s／B_(r0)及其有限组合变量的数值分析 | 第103-104页 |
| ·实际系统C_s／B_(r0)数值计算精度分析 | 第104-108页 |
| ·C波段SAR中C_s／B_(r0)数值计算精度分析 | 第104-106页 |
| ·L波段SAR中Cs／Bro数值计算精度分析 | 第106-108页 |
| ·因子计算的统一模型 | 第108-112页 |
| ·因子计算单元的软硬件协同设计 | 第112-115页 |
| ·因子单元的软硬件协同计算流程 | 第112-113页 |
| ·因子单元的软硬件协同设计 | 第113-115页 |
| ·改进因子算法的成像质量评估 | 第115-116页 |
| ·本章小结 | 第116-119页 |
| 第八章 基于平台的SAR实时成像SoPC系统评测 | 第119-131页 |
| ·图像质量的客观评价体系 | 第119-121页 |
| ·Chirp Scaling算法成像质量评价的C语言仿真 | 第121-123页 |
| ·Chirp Scaling算法成像质量评测结果 | 第123-126页 |
| ·Chirp Scaling算法成像效果 | 第126-128页 |
| ·SoPC系统运行性能测试 | 第128-129页 |
| ·本章小结 | 第129-131页 |
| 第九章 总结 | 第131-135页 |
| ·论文的主要工作和结论 | 第131-133页 |
| ·进一步的研究工作 | 第133-135页 |
| 参考文献 | 第135-143页 |
| 致谢 | 第143-145页 |
| 作者简介 | 第145-146页 |
