| 摘要 | 第1-4页 |
| ABSTRACT | 第4-9页 |
| 第一章 绪论 | 第9-13页 |
| ·概述 | 第9页 |
| ·研究背景 | 第9-11页 |
| ·研究意义 | 第11页 |
| ·主要工作 | 第11-12页 |
| ·论文组织结构 | 第12-13页 |
| 第二章模数转换器概述及系统设计 | 第13-30页 |
| ·模数转换器的分类 | 第13-14页 |
| ·常见模数转换器的架构 | 第14-20页 |
| ·快闪型(Flash)模数转换器 | 第14-16页 |
| ·双步型(Two-step)模数转换器 | 第16页 |
| ·流水线型(Pipeline)模数转换器 | 第16-18页 |
| ·插值型(Interpolating)模数转换器 | 第18-19页 |
| ·折叠型( Folding)模数转换器 | 第19-20页 |
| ·模数转换器的性能参数 | 第20-22页 |
| ·静态参数 | 第20-21页 |
| ·动态参数 | 第21-22页 |
| ·流水线模数转换器的系统设计 | 第22-26页 |
| ·子转换电路分辨率的选择 | 第22-23页 |
| ·每级1.5 位的流水线模数转换器结构 | 第23-25页 |
| ·系统架构设计 | 第25-26页 |
| ·设计约束 | 第26-30页 |
| ·电容的取值 | 第26-27页 |
| ·运放的开环直流增益 | 第27页 |
| ·运放的建立时间 | 第27-30页 |
| 第三章基本电路模块的设计 | 第30-53页 |
| ·基准电压源的设计 | 第30-36页 |
| ·Bandgap 的设计 | 第30-33页 |
| ·仿真结果 | 第33-34页 |
| ·电平移位电路 | 第34-35页 |
| ·电压电流转换器 | 第35-36页 |
| ·高速比较器的设计 | 第36-42页 |
| ·概述 | 第36-38页 |
| ·比较器的结构 | 第38-39页 |
| ·本设计中的比较器 | 第39-42页 |
| ·运算放大器的设计 | 第42-46页 |
| ·运放结构的选择 | 第42-43页 |
| ·共模反馈 | 第43页 |
| ·本设计中的运放 | 第43-46页 |
| ·开关电容电路的设计 | 第46-51页 |
| ·基本原理 | 第46页 |
| ·采样保持电路 | 第46-50页 |
| ·MDAC 电路 | 第50-51页 |
| ·时钟产生电路的设计 | 第51-53页 |
| ·延迟锁相环(DLL) | 第51页 |
| ·本设计中的时钟产生电路 | 第51-53页 |
| 第四章精度提高技术 | 第53-62页 |
| ·流水线模数转换器误差分析 | 第53-55页 |
| ·增益误差 | 第53页 |
| ·失调误差 | 第53-54页 |
| ·非线性误差 | 第54页 |
| ·孔径抖动误差 | 第54-55页 |
| ·噪声 | 第55页 |
| ·校准技术 | 第55-59页 |
| ·数字校准 | 第55-57页 |
| ·模拟校准 | 第57-59页 |
| ·电容误差平均技术 | 第59-62页 |
| 第五章并行流水线模数转换器 | 第62-79页 |
| ·并行ADC 结构概述 | 第62-64页 |
| ·与并行结构相关的误差 | 第64-69页 |
| ·通道间失调(Channel offset) | 第64-66页 |
| ·通道间增益失配(Channel gain mismatch) | 第66-68页 |
| ·时序失配(Timing mismatch) | 第68-69页 |
| ·双采样 | 第69-71页 |
| ·运算放大器共享 | 第71-75页 |
| ·运算放大器共用 | 第71-73页 |
| ·级间比例缩小 | 第73-75页 |
| ·并行结构ADC 的优化设计 | 第75-77页 |
| ·通道数目 | 第75-76页 |
| ·级分辨率 | 第76-77页 |
| ·并行结构的数字校准技术 | 第77-79页 |
| 第六章 版图设计与芯片测试 | 第79-84页 |
| ·版图设计 | 第79-81页 |
| ·ADC 版图的布局 | 第79-80页 |
| ·匹配设计 | 第80-81页 |
| ·芯片测试 | 第81-84页 |
| ·静态参数测试 | 第81页 |
| ·动态参数测试 | 第81-82页 |
| ·测试结果 | 第82-84页 |
| 第七章 结论与展望 | 第84-85页 |
| 参考文献 | 第85-90页 |
| 致谢 | 第90-91页 |
| 攻读硕士学位期间已发表或录用的论文 | 第91-94页 |
| 上海交通大学学位论文答辩决议书 | 第94-95页 |