高性能存储系统研究
| 摘要 | 第1-10页 |
| 图目录 | 第10-13页 |
| 表目录 | 第13-14页 |
| 第一章 绪论 | 第14-32页 |
| ·引言 | 第14页 |
| ·存储系统研究的必要性 | 第14-17页 |
| ·存储系统的研究现状 | 第17-29页 |
| ·多级存储层次结构 | 第17-19页 |
| ·Cache性能优化 | 第19-21页 |
| ·预取 | 第21-25页 |
| ·内存访问优化 | 第25-29页 |
| ·本文的贡献 | 第29-30页 |
| ·论文的组织 | 第30-32页 |
| 第二章 龙芯处理器存储子系统和实现平台 | 第32-42页 |
| ·引言 | 第32页 |
| ·龙芯处理器存储子系统 | 第32-36页 |
| ·TLB | 第33-34页 |
| ·数据Cache | 第34页 |
| ·存储管理队列 | 第34页 |
| ·访存失效队列和写回队列 | 第34-35页 |
| ·内存控制器 | 第35-36页 |
| ·实验平台 | 第36-37页 |
| ·性能评测程序简介 | 第37-41页 |
| ·SPEC CPU2000 测试程序简介 | 第38-40页 |
| ·STREAM测试程序简介 | 第40-41页 |
| ·小结 | 第41-42页 |
| 第三章 Cache自适应写分配策略 | 第42-52页 |
| ·引言 | 第42-43页 |
| ·相关工作 | 第43-44页 |
| ·Cache写失效行为分析 | 第44-46页 |
| ·Cache自适应写分配策略 | 第46-49页 |
| ·Cache自适应写分配策略 | 第46-49页 |
| ·Cache自适应写分配策略优点 | 第49页 |
| ·性能评测与分析 | 第49-51页 |
| ·小结 | 第51-52页 |
| 第四章 快速地址计算的自适应栈高速缓存 | 第52-66页 |
| ·引言 | 第52-53页 |
| ·相关工作 | 第53-54页 |
| ·程序访存行为分析 | 第54-58页 |
| ·快速地址计算的自适应栈高速缓存方案 | 第58-60页 |
| ·快速地址计算 | 第59-60页 |
| ·自适应处理栈溢出和上下文切换 | 第60页 |
| ·快速地址计算的自适应栈高速缓存优点 | 第60页 |
| ·性能评测与分析 | 第60-63页 |
| ·小结 | 第63-66页 |
| 第五章 结合访存失效队列状态的预取策略 | 第66-90页 |
| ·引言 | 第66-67页 |
| ·相关工作 | 第67-70页 |
| ·Cache失效行为分析 | 第70-73页 |
| ·结合访存失效队列状态的预取策略 | 第73-80页 |
| ·结合访存失效队列状态的预取策略设计 | 第74-80页 |
| ·结合访存失效队列状态的预取策略优点 | 第80页 |
| ·性能评测与分析 | 第80-88页 |
| ·定义 | 第80-81页 |
| ·实验结果与分析 | 第81-83页 |
| ·预取技术对访存延时的影响 | 第83-84页 |
| ·预取参数对性能的影响 | 第84-88页 |
| ·小结 | 第88-90页 |
| 第六章 处理器核指导的内存Page模式控制策略 | 第90-108页 |
| ·引言 | 第90-91页 |
| ·DRAM访问简介 | 第91-93页 |
| ·相关工作 | 第93-94页 |
| ·程序内存访问行为分析 | 第94-96页 |
| ·处理器核指导的内存Page模式控制策略 | 第96-100页 |
| ·处理器核指导策略 | 第98-99页 |
| ·访存调度策略 | 第99页 |
| ·内存Page模式控制策略 | 第99-100页 |
| ·处理器核指导的内存Page模式控制策略优点 | 第100页 |
| ·性能评测与分析 | 第100-107页 |
| ·对Page命中率的提高和Page冲突的避免 | 第100-101页 |
| ·对处理器访存延时的影响 | 第101-104页 |
| ·对处理器访存带宽的影响 | 第104-105页 |
| ·对处理器IPC值的影响 | 第105-107页 |
| ·小结 | 第107-108页 |
| 第七章 结束语 | 第108-112页 |
| ·本文工作总结 | 第108-109页 |
| ·未来研究方向 | 第109-112页 |
| 参考文献 | 第112-123页 |
| 致谢 | 第123-124页 |
| 作者简历 | 第124-125页 |
