组合电路设计演化算法及软件框架
| 摘要 | 第1-8页 |
| ABSTRACT | 第8-12页 |
| 第一章 绪论 | 第12-21页 |
| ·引言 | 第12-13页 |
| ·演化计算及演化硬件概述 | 第13-15页 |
| ·演化计算的起源和分支 | 第13-14页 |
| ·演化硬件的起源和发展 | 第14-15页 |
| ·软件的组件化设计方法概述 | 第15-19页 |
| ·CBSE概述及其在演化计算中应用的必要性 | 第15-16页 |
| ·组件 | 第16-17页 |
| ·设计模式 | 第17-18页 |
| ·组件框架 | 第18页 |
| ·UML建模语言 | 第18-19页 |
| ·本文的研究目标 | 第19-21页 |
| 第二章 演化电路设计算法及其组件框架实现 | 第21-61页 |
| ·演化电路设计问题 | 第21-23页 |
| ·演化电路设计问题的起源和概念 | 第21-22页 |
| ·本文对硬件设计自动化演化算法的创新性内容 | 第22-23页 |
| ·演化电路设计算法 | 第23-28页 |
| ·电路个体的编码方式 | 第23-25页 |
| ·个体的比较和评估 | 第25-26页 |
| ·个体的交叉和变异策略 | 第26-27页 |
| ·输出端的选取 | 第27页 |
| ·算法描述 | 第27-28页 |
| ·演化电路设计算法软件框架设计 | 第28-36页 |
| ·框架简介及使用框架的优势 | 第28-29页 |
| ·设计模式一览 | 第29-30页 |
| ·系统总体设计 | 第30-36页 |
| ·演化电路设计算法软件的具体实现 | 第36-61页 |
| ·Darwin Document | 第36-40页 |
| ·Genotype | 第40-46页 |
| ·Algorithm | 第46-50页 |
| ·DefaultAlgorithm | 第50-53页 |
| ·MainFrame | 第53-58页 |
| ·ActionAdapter | 第58-61页 |
| 第三章 演化电路设计算法软件运行实验分析 | 第61-67页 |
| ·实验1:演化2位全加器 | 第61-63页 |
| ·实验2演化3位乘法器 | 第63-65页 |
| ·实验3:演化4位全加器 | 第65-67页 |
| 第四章 结束语 | 第67-68页 |
| 致谢 | 第68-69页 |
| 参考文献 | 第69-70页 |
