基于FPGA的信道均衡器的设计与实现
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 第一章 绪论 | 第9-14页 |
| ·课题来源以及研究任务 | 第9-10页 |
| ·相关技术发展动态 | 第10-13页 |
| ·可编程器件的发展 | 第10-11页 |
| ·盲均衡技术研究概况 | 第11-13页 |
| ·课题研究意义 | 第13-14页 |
| 第二章 均衡器的算法原理 | 第14-24页 |
| ·信道盲均衡器的功能 | 第14-15页 |
| ·自适应滤波的算法原理 | 第15-17页 |
| ·常用盲均衡器算法介绍 | 第17-23页 |
| ·Bussgang 类型的盲均衡算法的基本原理 | 第17-22页 |
| ·判决引导LMS(DDLMS)算法 | 第22-23页 |
| ·本章小结 | 第23-24页 |
| 第三章 开发环境与工具 | 第24-34页 |
| ·硬件平台 | 第24-27页 |
| ·FPGA 简介 | 第24页 |
| ·FPGA 器件的选择 | 第24-27页 |
| ·开发工具 | 第27-29页 |
| ·ModelSim | 第28页 |
| ·Altera QuartusII | 第28-29页 |
| ·FPGA 设计方法与流程 | 第29-32页 |
| ·TOP-DOWN 设计方法 | 第29-30页 |
| ·FPGA 设计流程 | 第30-32页 |
| ·Verilog 硬件设计语言 | 第32-33页 |
| ·本章小结 | 第33-34页 |
| 第四章 信道均衡器的HDL 设计与实现 | 第34-59页 |
| ·总体设计分析 | 第34-35页 |
| ·滤波器模块的设计 | 第35-39页 |
| ·功能介绍 | 第35页 |
| ·结构框图和模块描述 | 第35-37页 |
| ·模块设计详细说明 | 第37-39页 |
| ·判决模块的设计 | 第39-48页 |
| ·功能介绍 | 第39-40页 |
| ·结构框图和模块描述 | 第40页 |
| ·模块设计详细说明 | 第40-41页 |
| ·模块仿真说明 | 第41-48页 |
| ·系数更新模块的设计 | 第48-55页 |
| ·功能介绍 | 第48-49页 |
| ·结构框图和模块描述 | 第49-50页 |
| ·模块设计详细说明 | 第50-55页 |
| ·时序说明和资源分析 | 第55-58页 |
| ·时序说明 | 第55-57页 |
| ·资源分析 | 第57-58页 |
| ·本章小结 | 第58-59页 |
| 第五章 电路性能验证与测试 | 第59-66页 |
| ·电路验证环境 | 第59-61页 |
| ·电路验证流程 | 第61-63页 |
| ·验证结果 | 第63-65页 |
| ·本章小结 | 第65-66页 |
| 第六章 信道均衡器改进方案的设计 | 第66-74页 |
| ·信道均衡器改进算法的提出 | 第66-68页 |
| ·常模算法(CMA)的介绍 | 第66-67页 |
| ·一种改进算法的介绍 | 第67-68页 |
| ·信道均衡器改进方案的HDL 设计 | 第68-73页 |
| ·改进方案的总体设计分析 | 第68页 |
| ·改进方案的模块设计 | 第68-73页 |
| ·本章小结 | 第73-74页 |
| 第七章 结论和展望 | 第74-76页 |
| 参考文献 | 第76-78页 |
| 致谢 | 第78-79页 |
