| 中文摘要 | 第1-4页 |
| ABSTRACT | 第4-8页 |
| 第一章 绪论 | 第8-11页 |
| ·课题研究背景 | 第8-9页 |
| ·课题意义 | 第9页 |
| ·课题来源和研究内容 | 第9-10页 |
| ·章节安排 | 第10-11页 |
| 第二章 电池管理系统设计方案 | 第11-17页 |
| ·电池管理器工作原理 | 第11-14页 |
| ·系统设计思路 | 第14-16页 |
| ·CAN总线通信模块 | 第14-15页 |
| ·充放电保护模块 | 第15-16页 |
| ·设计的几点说明 | 第16-17页 |
| 第三章 CAN总线原理 | 第17-30页 |
| ·CAN技术简介 | 第17页 |
| ·CAN技术性能特点 | 第17-18页 |
| ·CAN总线系统的构成 | 第18-20页 |
| ·CAN总线系统的节点 | 第20页 |
| ·CAN-busV2.0协议介绍 | 第20-30页 |
| ·CAN总线的相关概念 | 第20-22页 |
| ·报文传输 | 第22-26页 |
| ·编码 | 第26页 |
| ·错误处理 | 第26-27页 |
| ·故障界定 | 第27页 |
| ·位定时要求 | 第27-30页 |
| 第四章 CAN接口控制器 | 第30-36页 |
| ·接口控制器的内部结构 | 第30-31页 |
| ·BasicCAN模式 | 第31-36页 |
| ·BasicCAN地址表 | 第31-32页 |
| ·寄存器说明 | 第32-36页 |
| 第五章 FPGA概述 | 第36-42页 |
| ·FPGA简介 | 第36-37页 |
| ·FPGA的结构 | 第36-37页 |
| ·FPGA工作原理 | 第37页 |
| ·硬件描述语言HDL(Hardware Description Language) | 第37-40页 |
| ·VeriIog HDL语言特点 | 第38页 |
| ·VeriIog HDL模块基本结构 | 第38-40页 |
| ·集成电路设计流程 | 第40-42页 |
| ·寄存器传输级（RTL）编码 | 第40页 |
| ·Testbench与仿真 | 第40-41页 |
| ·综合 | 第41-42页 |
| 第六章 基于FPGA的电池管理器的设计 | 第42-67页 |
| ·位时序逻辑模块 | 第42-46页 |
| ·寄存器控制模块 | 第46-48页 |
| ·位数据流处理器模块 | 第48-56页 |
| ·CRC校验 | 第51-53页 |
| ·验收滤波器ACF | 第53页 |
| ·FIFO | 第53-56页 |
| ·电池充放电保护模块 | 第56-60页 |
| ·顶层模块的设计 | 第60-63页 |
| ·系统设计说明 | 第63-66页 |
| ·本章小结 | 第66-67页 |
| 第七章 系统的仿真 | 第67-85页 |
| ·系统初始化 | 第68-72页 |
| ·接收远程帧 | 第72-74页 |
| ·发送电池信息 | 第74-78页 |
| ·测试FIFO状态 | 第78-82页 |
| ·充放电保护 | 第82-84页 |
| ·本章小结 | 第84-85页 |
| 第八章 全文总结与工作展望 | 第85-86页 |
| 参考文献 | 第86-88页 |
| 发表论文和参加科研情况说明 | 第88-89页 |
| 附录 | 第89-95页 |
| 致谢 | 第95页 |