基于多通道迭代结构的新型伺服控制系统研究与实现
| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 第一章 绪论 | 第9-19页 |
| 1.1 课题研究的背景和意义 | 第9-10页 |
| 1.2 国内外发展现状 | 第10-17页 |
| 1.2.1 伺服控制系统发展现状 | 第10-12页 |
| 1.2.2 当前伺服控制策略研究现状 | 第12-16页 |
| 1.2.3 多通道迭代结构的发展现状 | 第16-17页 |
| 1.3 本文主要工作和研究内容 | 第17-19页 |
| 第二章 多通道的迭代结构与算法仿真研究 | 第19-43页 |
| 2.1 多通道的迭代结构的提出与分析 | 第19-25页 |
| 2.1.1 不变性原理 | 第19-20页 |
| 2.1.2 多通道迭代结构的提出 | 第20-23页 |
| 2.1.3 多通道迭代结构的原理 | 第23-25页 |
| 2.2 伺服系统的数学模型 | 第25-28页 |
| 2.2.1 数学模型建立 | 第25-27页 |
| 2.2.2 通道误差补偿函数的建立 | 第27-28页 |
| 2.3 多通道迭代结构的算法仿真研究 | 第28-42页 |
| 2.3.1 基于PID模型的伺服跟踪研究 | 第28-33页 |
| 2.3.2 双通道结构模型伺服跟踪研究 | 第33-35页 |
| 2.3.3 三通道模型伺服跟踪仿真研究 | 第35-36页 |
| 2.3.4 多通道模型的非线性分析 | 第36-37页 |
| 2.3.5 多通道模型抗干扰能力分析 | 第37-40页 |
| 2.3.6 不同频率下误差结果仿真分析 | 第40-42页 |
| 2.4 本章小结 | 第42-43页 |
| 第三章 系统分析与硬件电路设计 | 第43-54页 |
| 3.1 系统分析 | 第43-44页 |
| 3.1.1 系统总体结构设计 | 第43-44页 |
| 3.1.2 系统可行性分析 | 第44页 |
| 3.2 DSP硬件电路设计 | 第44-46页 |
| 3.2.1 供电单元电路设计 | 第45页 |
| 3.2.2 复位和电源监控电路设计 | 第45-46页 |
| 3.2.3 通信接.电路设计 | 第46页 |
| 3.3 FPGA硬件电路设计 | 第46-49页 |
| 3.3.1 供电单元电路设计 | 第47页 |
| 3.3.2 FPGA与DSP连接 | 第47-48页 |
| 3.3.3 PWM脉冲发生器结构和原理 | 第48-49页 |
| 3.4 上位机硬件电路设计 | 第49-53页 |
| 3.4.1 中央处理单元电路设计 | 第50-51页 |
| 3.4.2MT6070iH2通讯模块电路设计 | 第51-52页 |
| 3.4.3 编码器信号采集原理 | 第52页 |
| 3.4.4 CAN总线通讯电路设计 | 第52-53页 |
| 3.5 本章小结 | 第53-54页 |
| 第四章 系统的软件设计 | 第54-69页 |
| 4.1 DSP系统软件设计 | 第54-56页 |
| 4.2 FPGA系统软件设计 | 第56-59页 |
| 4.2.1 单路PWM波的生成 | 第56-57页 |
| 4.2.2 六路PWM波的生成 | 第57-59页 |
| 4.3 上位机系统软件设计 | 第59-68页 |
| 4.3.1 MC9S12XDT256功能初始化 | 第60-61页 |
| 4.3.2 中断服务程序模块 | 第61-62页 |
| 4.3.3 RS232串.通信模块 | 第62-63页 |
| 4.3.4 MODBUS-RTU协议 | 第63-67页 |
| 4.3.5 RS485串.通讯协议 | 第67-68页 |
| 4.3.6 看门狗模块 | 第68页 |
| 4.4 本章小结 | 第68-69页 |
| 第五章 系统测试 | 第69-75页 |
| 5.1 上位机与DSP系统通讯测试 | 第69-72页 |
| 5.2 PWM脉冲测试 | 第72-73页 |
| 5.3 整机测试 | 第73-75页 |
| 总结与展望 | 第75-77页 |
| 参考文献 | 第77-80页 |
| 攻读学位期间取得的研究成果 | 第80-81页 |
| 致谢 | 第81页 |
