实时嵌入式操作系统中时间管理的硬件化设计与实现
| 摘要 | 第2-3页 |
| Abstract | 第3页 |
| 第一章 绪论 | 第6-12页 |
| 1.1 课题背景 | 第6-7页 |
| 1.2 操作系统硬件化的国内外研究现状 | 第7-10页 |
| 1.3 论文研究目的和意义 | 第10页 |
| 1.4 主要研究内容 | 第10页 |
| 1.5 论文章节安排 | 第10-11页 |
| 1.6 本章小结 | 第11-12页 |
| 第二章 关键技术介绍 | 第12-16页 |
| 2.1 EDA技术介绍 | 第12-13页 |
| 2.2 FPGA介绍 | 第13-14页 |
| 2.2.1 FPGA基本特点 | 第13页 |
| 2.2.2 FPGA设计流程 | 第13-14页 |
| 2.3 QUARTUS II介绍 | 第14-16页 |
| 第三章 μC/OS-II内核分析 | 第16-23页 |
| 3.1 μC/OS-II体系结构 | 第16-17页 |
| 3.2 任务调度 | 第17-18页 |
| 3.3 任务的状态 | 第18-19页 |
| 3.4 时间管理 | 第19-20页 |
| 3.5 表格管理 | 第20-23页 |
| 3.5.1 任务就绪表 | 第20-22页 |
| 3.5.2 等待任务列表 | 第22-23页 |
| 第四章 系统整体方案设计 | 第23-27页 |
| 4.1 硬件实时操作系统的工作流程 | 第23页 |
| 4.2 设计方案 | 第23-24页 |
| 4.3 HRTOS的内核架构 | 第24-27页 |
| 第五章 系统硬件实现 | 第27-43页 |
| 5.1 任务管理器的数据结构 | 第27-31页 |
| 5.1.1 任务列表的设计 | 第27-28页 |
| 5.1.2 任务列表的管理 | 第28-31页 |
| 5.2 边沿检测器的改进与应用 | 第31-33页 |
| 5.2.1 单边沿检测器 | 第31-32页 |
| 5.2.2 多边沿检测器 | 第32-33页 |
| 5.3 任务管理器的硬件化设计与实现 | 第33-37页 |
| 5.3.1 任务管理模块的设计与实现 | 第33-35页 |
| 5.3.2 任务调度模块的硬件化设计与实现 | 第35-37页 |
| 5.4 可编程硬件定时器的设计与实现 | 第37-42页 |
| 5.4.1 定时命令字的设计 | 第38页 |
| 5.4.2 分频器的设计与实现 | 第38-40页 |
| 5.4.3 定时器的设计与实现 | 第40-42页 |
| 5.5 整体实现 | 第42-43页 |
| 第六章 系统运行测试 | 第43-56页 |
| 6.1 运行测试平台及工具 | 第43-45页 |
| 6.1.1 DE1-SoC | 第43-44页 |
| 6.1.2 ARM DS-5 | 第44-45页 |
| 6.2 硬件接 | 第45-50页 |
| 6.2.1 搭建Qsys系统 | 第45页 |
| 6.2.2 加入自定义IP模块 | 第45-50页 |
| 6.3 软件部分 | 第50-52页 |
| 6.4 系统软硬件测试 | 第52-56页 |
| 6.4.1 系统硬件测试 | 第52-53页 |
| 6.4.2 烧录sof文件 | 第53-54页 |
| 6.4.3 DS-5 调试系统 | 第54-56页 |
| 第七章 总结与展望 | 第56-57页 |
| 7.1 总结 | 第56页 |
| 7.2 展望 | 第56-57页 |
| 参考文献 | 第57-59页 |
| 攻读学位期间的研究成果 | 第59-60页 |
| 致谢 | 第60-61页 |
