高性能32位嵌入式处理器的研究与实现
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第10-15页 |
| 1.1 研究背景与意义 | 第10页 |
| 1.2 国内外研究现状 | 第10-13页 |
| 1.2.1 国外研究现状 | 第10-12页 |
| 1.2.2 国内研究现状 | 第12-13页 |
| 1.3 研究的主要内容 | 第13-14页 |
| 1.4 论文组织结构 | 第14-15页 |
| 第二章 L32 处理器介绍 | 第15-22页 |
| 2.1 L32 处理器系统结构 | 第15页 |
| 2.2 L32 寄存器堆 | 第15-16页 |
| 2.3 指令集 | 第16-17页 |
| 2.4 指令分类 | 第17-18页 |
| 2.5 三级流水线 | 第18-19页 |
| 2.6 指令执行分析 | 第19-21页 |
| 2.6.1 运算指令 | 第19-20页 |
| 2.6.2 流水线相关性 | 第20-21页 |
| 2.7 小结 | 第21-22页 |
| 第三章 动态流水线设计 | 第22-33页 |
| 3.1 加法器的改进 | 第22-23页 |
| 3.2 六级流水线设计 | 第23-24页 |
| 3.2.1 流水线级数设计 | 第23页 |
| 3.2.2 动态流水线设计 | 第23-24页 |
| 3.3 相关性分析 | 第24-28页 |
| 3.3.1 结构相关 | 第24-26页 |
| 3.3.2 控制相关 | 第26-28页 |
| 3.3.3 数据相关 | 第28页 |
| 3.4 流水线模块设计 | 第28-32页 |
| 3.4.1 IF 模块设计 | 第28-29页 |
| 3.4.2 ID 模块设计 | 第29页 |
| 3.4.3 RD 模块设计 | 第29-30页 |
| 3.4.4 EXE1 模块设计 | 第30-31页 |
| 3.4.5 EXE2 模块设计 | 第31页 |
| 3.4.6 WR 模块设计 | 第31页 |
| 3.4.7 控制模块 | 第31-32页 |
| 3.4.8 分支预测模块 | 第32页 |
| 3.5 小结 | 第32-33页 |
| 第四章 处理器验证与实现 | 第33-45页 |
| 4.1 验证平台 | 第33-34页 |
| 4.2 处理器验证 | 第34-43页 |
| 4.2.1 寄存器指令验证 | 第34-35页 |
| 4.2.2 算术运算指令验证 | 第35-36页 |
| 4.2.3 逻辑运算指令验证 | 第36-38页 |
| 4.2.4 移位指令验证 | 第38-39页 |
| 4.2.5 跳转指令验证 | 第39-40页 |
| 4.2.6 程序验证 | 第40-41页 |
| 4.2.7 性能分析 | 第41-43页 |
| 4.3 FPGA 实现 | 第43-44页 |
| 4.4 小结 | 第44-45页 |
| 第五章 结论与展望 | 第45-47页 |
| 5.1 结论 | 第45页 |
| 5.2 展望 | 第45-47页 |
| 参考文献 | 第47-50页 |
| 致谢 | 第50-51页 |
| 作者简介 | 第51页 |
