| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第8-12页 |
| 1.1 研究问题的背景 | 第8-9页 |
| 1.2 国内外研究现状 | 第9-11页 |
| 1.3 本论文的主要研究内容 | 第11-12页 |
| 第2章 数码摄像机的架构设计 | 第12-31页 |
| 2.1 数码摄像机的结构 | 第12-13页 |
| 2.2 CMOS 图像传感器介绍 | 第13-19页 |
| 2.2.1 CMOS 图像传感器的主要参数指标 | 第14-16页 |
| 2.2.2 CMOS 图像传感器的控制 | 第16-19页 |
| 2.3 图像信号处理器（ISP） | 第19-29页 |
| 2.3.1 黑水平校正（Black Level Correction） | 第20页 |
| 2.3.2 线性校正 | 第20-21页 |
| 2.3.3 镜头失真校正 | 第21-22页 |
| 2.3.4 坏点去除 | 第22-23页 |
| 2.3.5 白平衡校正 | 第23-24页 |
| 2.3.6 颜色差值（CFA） | 第24-26页 |
| 2.3.7 颜色校正（CCM） | 第26-28页 |
| 2.3.8 Gamma 校正 | 第28页 |
| 2.3.9 RGB 转 YUV | 第28-29页 |
| 2.3.10 图像增强 | 第29页 |
| 2.4 本章小结 | 第29-31页 |
| 第3章 高动态成像的色调映射技术 | 第31-44页 |
| 3.1 色调映射技术基础 | 第31-33页 |
| 3.1.1 色调映射技术所需要解决的问题 | 第31页 |
| 3.1.2 人类视觉系统的特点 | 第31-33页 |
| 3.2 全局色调映射技术 | 第33-38页 |
| 3.3 局域色调映射技术 | 第38-42页 |
| 3.4 局域 HALEQ 算法在 FPGA 上实现的难点 | 第42-43页 |
| 3.5 本章小结 | 第43-44页 |
| 第4章 HDR 摄像机在 FPGA 上的实现 | 第44-53页 |
| 4.1 基于 SOC 架构的 FPGA 顶层设计 | 第44-48页 |
| 4.2 HDR 摄像机的设计实现 | 第48-51页 |
| 4.2.1 HDR 摄像机硬件结构 | 第48-49页 |
| 4.2.2 Input Unit 设计 | 第49-50页 |
| 4.2.3 M2M_ISP 设计框图 | 第50-51页 |
| 4.2.4 M2M_HDR 设计框图 | 第51页 |
| 4.3 本章小结 | 第51-53页 |
| 第5章 总结与展望 | 第53-55页 |
| 5.1 本文研究内容总结 | 第53页 |
| 5.2 对本文工作的展望 | 第53-55页 |
| 参考文献 | 第55-57页 |
| 致谢 | 第57页 |