浪潮双控制器存储服务器缓存模块设计与实现
| 摘要 | 第8-9页 |
| ABSTRACT | 第9-10页 |
| 第1章 绪论 | 第11-15页 |
| 1.1 系统开发背景 | 第11-12页 |
| 1.2 外部存储服务器发展概况 | 第12-13页 |
| 1.3 本文的主要工作 | 第13-14页 |
| 1.4 本文组织结构 | 第14-15页 |
| 第2章 系统架构设计 | 第15-25页 |
| 2.1 概述 | 第15-19页 |
| 2.1.1 双控存储服务器工作模式 | 第15-16页 |
| 2.1.2 iSCSI网络存储架构 | 第16-19页 |
| 2.2 双控存储服务器硬件架构 | 第19-21页 |
| 2.3 双控存储服务器软件架构 | 第21-24页 |
| 2.3.1 整体模块框架 | 第21-22页 |
| 2.3.2 缓存模块架构 | 第22-24页 |
| 2.4 本章小结 | 第24-25页 |
| 第3章 系统设计 | 第25-39页 |
| 3.1 缓存组织设计 | 第25-29页 |
| 3.1.1 基树 | 第25-26页 |
| 3.1.2 双链表 | 第26-29页 |
| 3.1.3 缓存空间分配 | 第29页 |
| 3.2 单机缓存模块设计 | 第29-35页 |
| 3.2.1 缓存读操作设计 | 第30-32页 |
| 3.2.2 缓存写操作设计 | 第32-33页 |
| 3.2.3 缓存写回功能设计 | 第33-34页 |
| 3.2.4 缓存替换策略设计 | 第34-35页 |
| 3.3 缓存同步模块设计 | 第35-36页 |
| 3.3.1 脏数据同步设计 | 第35-36页 |
| 3.3.2 缓存索引同步设计 | 第36页 |
| 3.4 多线程同步机制设计 | 第36-39页 |
| 第4章 系统详细实现 | 第39-59页 |
| 4.1 基本数据结构 | 第39-44页 |
| 4.1.1 缓存页结构体 | 第39-40页 |
| 4.1.2 逻辑卷结构体 | 第40-42页 |
| 4.1.3 链表 | 第42-44页 |
| 4.2 缓存内核模块API | 第44-45页 |
| 4.3 缓存模块实现 | 第45-59页 |
| 4.3.1 独立缓存空间分配 | 第45-46页 |
| 4.3.2 缓存初始化实现 | 第46-48页 |
| 4.3.3 读写请求实现 | 第48-53页 |
| 4.3.4 写回操作实现 | 第53-54页 |
| 4.3.5 替换策略实现 | 第54-57页 |
| 4.3.6 缓存同步实现 | 第57-59页 |
| 第5章 系统测试 | 第59-65页 |
| 5.1 测试环境 | 第59-61页 |
| 5.2 测试结果 | 第61-65页 |
| 5.2.1 性能测试 | 第61-63页 |
| 5.2.2 稳定性测试 | 第63页 |
| 5.2.3 功能测试 | 第63-65页 |
| 第6章 总结和展望 | 第65-67页 |
| 参考文献 | 第67-69页 |
| 致谢 | 第69-70页 |
| 学位论文评阅及答辩情况表 | 第70页 |
