基于MIC众核架构的并行算法设计与优化
摘要 | 第4-5页 |
ABSTRACT | 第5-6页 |
注释表 | 第13-14页 |
缩略词 | 第14-15页 |
第一章 绪论 | 第15-21页 |
1.1 研究背景 | 第15-17页 |
1.1.1 众核处理器与高性能计算 | 第15-16页 |
1.1.2 高性能计算与科学工程应用 | 第16-17页 |
1.2 国内外研究现状 | 第17-18页 |
1.3 研究内容与意义 | 第18-19页 |
1.4 论文结构 | 第19-21页 |
第二章 众核架构相关技术概述 | 第21-30页 |
2.1 Intel众核架构 | 第21页 |
2.2 二代Knight Landing新特性 | 第21-28页 |
2.2.1 微架构变化 | 第21-23页 |
2.2.2 多通道内存(MCDRAM) | 第23-25页 |
2.2.3 缓存集群(Cluster) | 第25-26页 |
2.2.4 向量指令集(AVX-512) | 第26-28页 |
2.3 OpenMP编程模型 | 第28-30页 |
第三章 众核架构下的SpMV算法设计与优化 | 第30-48页 |
3.1 并行算法移植与优化的一般方法 | 第30-34页 |
3.1.1 第一步:并行度优化 | 第30-31页 |
3.1.2 第二步:向量化 | 第31-32页 |
3.1.3 第三步:访存带宽优化 | 第32-34页 |
3.2 稀疏矩阵向量乘 | 第34-37页 |
3.2.1 基本概念 | 第34页 |
3.2.2 压缩算法相关研究 | 第34-35页 |
3.2.3 针对MIC的改进压缩算法 | 第35-37页 |
3.3 SpMV算法移植与优化方法 | 第37-42页 |
3.3.1 线程级并行 | 第37-38页 |
3.3.2 AVX-512 掩码优化 | 第38-39页 |
3.3.3 高速带宽内存优化 | 第39-40页 |
3.3.4 缓存集群优化 | 第40-42页 |
3.4 实验结果与分析 | 第42-47页 |
3.4.1 实验平台与测试数据集 | 第42-43页 |
3.4.2 改进的ELLPACK参数分析 | 第43-44页 |
3.4.3 算法性能评估 | 第44-46页 |
3.4.4 加速比分析 | 第46-47页 |
3.5 本章小结 | 第47-48页 |
第四章 偏微分求解算法设计与优化 | 第48-62页 |
4.1 偏微分方程迭代求解算法 | 第48-49页 |
4.1.1 基本概念 | 第48-49页 |
4.1.2 Stencil相关研究 | 第49页 |
4.2 Stencil设计与优化 | 第49-56页 |
4.2.1 线程级并行与向量化 | 第50页 |
4.2.2 分块优化策略研究 | 第50-52页 |
4.2.3 针对MIC的改进Stencil算法 | 第52-55页 |
4.2.4 访存优化 | 第55-56页 |
4.3 实验结果与分析 | 第56-61页 |
4.3.1 实验平台与测试数据集 | 第56-57页 |
4.3.2 分块优化策略对比 | 第57页 |
4.3.3 缓存利用率分析 | 第57-58页 |
4.3.4 MCDRAM实验与分析 | 第58-59页 |
4.3.5 Cluster实验结果分析 | 第59-60页 |
4.3.6 执行时间与加速比 | 第60-61页 |
4.4 本章小结 | 第61-62页 |
第五章 BP神经网络设计与优化 | 第62-71页 |
5.1 人工神经网络 | 第62-65页 |
5.1.1 反向传播算法基本概念 | 第62页 |
5.1.2 BP算法分析 | 第62-65页 |
5.2 BP算法设计与优化 | 第65-69页 |
5.2.1 缓存分块优化 | 第65-67页 |
5.2.2 寄存器分块与向量化 | 第67-69页 |
5.3 实验结果与分析 | 第69-70页 |
5.3.1 测试数据集与实验参数 | 第69页 |
5.3.2 优化前后性能对比 | 第69页 |
5.3.3 加速比 | 第69-70页 |
5.4 本章小结 | 第70-71页 |
第六章 总结与展望 | 第71-73页 |
6.1 全文总结 | 第71-72页 |
6.2 未来工作 | 第72-73页 |
参考文献 | 第73-78页 |
致谢 | 第78-79页 |
在学期间的研究成果以发表的学术论文 | 第79页 |