基于空间目标ISAR成像实时信号处理技术研究
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-15页 |
| 第一章 绪论 | 第15-19页 |
| 1.1 研究背景与意义 | 第15-16页 |
| 1.2 ISAR成像研究现状 | 第16-17页 |
| 1.2.1 ISAR成像技术研究现状 | 第16-17页 |
| 1.2.2 ISAR成像实时信号处理技术研究现状 | 第17页 |
| 1.3 论文的主要工作和章节安排 | 第17-19页 |
| 第二章 ISAR成像关键技术 | 第19-39页 |
| 2.1 基于去斜模式的距离脉压 | 第19-21页 |
| 2.2 平动补偿算法 | 第21-29页 |
| 2.2.2 包络粗补偿 | 第24-25页 |
| 2.2.3 包络对齐 | 第25-27页 |
| 2.2.4 初相校正算法 | 第27-29页 |
| 2.3 越距离单元走动校正 | 第29-30页 |
| 2.4 方位高分辨ISAR成像 | 第30-33页 |
| 2.4.1 RD成像 | 第30页 |
| 2.4.2 Dechirpclean成像 | 第30-33页 |
| 2.5 方位定标算法 | 第33-36页 |
| 2.6 仿真分析 | 第36-39页 |
| 第三章 ISAR实时成像信号处理平台设计 | 第39-51页 |
| 3.1 系统需求分析 | 第39-40页 |
| 3.2 芯片选型 | 第40-41页 |
| 3.2.1 DSP芯片选型 | 第40页 |
| 3.2.2 FPGA芯片选型 | 第40-41页 |
| 3.3 信号处理板设计方案 | 第41-43页 |
| 3.4 高速串行接口设计 | 第43-51页 |
| 3.4.1 SRIO接口 | 第43-46页 |
| 3.4.2 Hyperlink接口 | 第46-48页 |
| 3.4.3 PCIe接口 | 第48-51页 |
| 第四章 ISAR实时成像工程化设计与实现 | 第51-81页 |
| 4.1 算法软件的整体流程 | 第51-52页 |
| 4.2 FPGA工作流程 | 第52-53页 |
| 4.3 FPGA资源和实时性分析 | 第53-54页 |
| 4.4 TMS320C6678关键应用技术 | 第54-57页 |
| 4.4.1 多核同步方法 | 第54-55页 |
| 4.4.2 Cache一致性的维护 | 第55-57页 |
| 4.5 DSP工作流程 | 第57-75页 |
| 4.5.1 DSP1工作流程 | 第57-64页 |
| 4.5.2 DSP2工作流程 | 第64-70页 |
| 4.5.3 DSP3工作流程 | 第70-73页 |
| 4.5.4 DSP4工作流程 | 第73-75页 |
| 4.6 DSP实时性分析 | 第75-76页 |
| 4.7 成像结果验证 | 第76-81页 |
| 4.7.1 成像质量考核 | 第76-79页 |
| 4.7.2 实时成像系统测试 | 第79-81页 |
| 第五章 结束语 | 第81-83页 |
| 5.1 工作总结 | 第81页 |
| 5.2 展望 | 第81-83页 |
| 参考文献 | 第83-87页 |
| 致谢 | 第87-89页 |
| 作者简介 | 第89-90页 |
