| 摘要 | 第3-5页 |
| ABSTRACT | 第5-7页 |
| 第一章 绪论 | 第12-20页 |
| 1.1 引言 | 第12-13页 |
| 1.2 OBS 网络原理 | 第13-15页 |
| 1.3 光突发收发技术的研究现状 | 第15-19页 |
| 1.3.1 突发发送研究现状 | 第16-17页 |
| 1.3.2 突发接收研究现状 | 第17-19页 |
| 1.4 本文的研究内容 | 第19-20页 |
| 第二章 OBS 边缘节点突发收发卡的总体结构 | 第20-32页 |
| 2.1 突发收发卡的总体结构设计 | 第20-22页 |
| 2.1.1 OBS 突发收发的需求分析 | 第20页 |
| 2.1.2 突发收发卡的总体结构 | 第20-22页 |
| 2.2 物理层数据发送模块的设计与实现 | 第22-25页 |
| 2.2.1 数据帧的组装 | 第22-23页 |
| 2.2.2 4B/5B 编码器及其作用 | 第23-24页 |
| 2.2.3 并串转换和NRZI 编码 | 第24-25页 |
| 2.3 物理层数据接收模块的设计与实现 | 第25-31页 |
| 2.3.1 可变移位寄存器的设计及其计数器复位问题的解决 | 第26-28页 |
| 2.3.2 选择器的设计 | 第28页 |
| 2.3.3 FIFO 的读写控制及并行NRZI 解码 | 第28-30页 |
| 2.3.4 数据帧接收状态机 | 第30-31页 |
| 2.4 本章小结 | 第31-32页 |
| 第三章 突发数据恢复模块的设计与实现 | 第32-44页 |
| 3.1 过采样数据恢复的工作原理 | 第32-33页 |
| 3.2 突发数据恢复模块 | 第33-43页 |
| 3.2.1 空间过采样的数据恢复模块的设计与实现 | 第33-38页 |
| 3.2.2 时钟随机抖动的仿真分析 | 第38-42页 |
| 3.2.3 突发数据恢复模块的时序优化 | 第42-43页 |
| 3.3 本章小结 | 第43-44页 |
| 第四章 突发数据发送及突发收发卡外围电路的设计与实现 | 第44-56页 |
| 4.1 突发数据发送控制的实现 | 第44-46页 |
| 4.1.1 突发数据发送的原理 | 第44页 |
| 4.1.2 突发发送的控制逻辑设计 | 第44-46页 |
| 4.2 突发收发卡外围电路的设计 | 第46-52页 |
| 4.2.1 器件选型 | 第47-48页 |
| 4.2.2 LVPECL 和LVDS 电平介绍 | 第48-49页 |
| 4.2.3 LVPECL 到LVDS 电平转换 | 第49-50页 |
| 4.2.4 LVDS 到LVPECL 电平转换 | 第50-52页 |
| 4.3 原理图和PCB 布板 | 第52-53页 |
| 4.4 电路板调试 | 第53-54页 |
| 4.5 本章小结 | 第54-56页 |
| 第五章 OBS 突发收发卡的性能测试 | 第56-68页 |
| 5.1 突发收发卡的测试方案 | 第56-57页 |
| 5.2 突发收发卡测试程序的设计 | 第57-62页 |
| 5.2.1 CRC 检错原理及实现 | 第57-59页 |
| 5.2.2 以太帧格式定义 | 第59-60页 |
| 5.2.3 伪随机序列发生器 | 第60-61页 |
| 5.2.4 以太帧发送模块的实现 | 第61页 |
| 5.2.5 以太帧接收模块的实现 | 第61-62页 |
| 5.3 突发收发卡的性能测试 | 第62-66页 |
| 5.3.1 突发收发卡的误码率测试 | 第62-65页 |
| 5.3.2 突发收发卡的协议兼容性测试 | 第65-66页 |
| 5.4 本章小结 | 第66-68页 |
| 第六章 总结 | 第68-70页 |
| 参考文献 | 第70-72页 |
| 附录 | 第72-77页 |
| 附录1 突发收发卡的外围电路图片 | 第72-73页 |
| 附录2 在FPGA设计中如何提高工作频率 | 第73-75页 |
| 附录3 基于QUARTUS II+MODELSIM的时序仿真 | 第75-77页 |
| 致谢 | 第77-78页 |
| 攻读硕士学位期间已发表或录用的论文 | 第78-79页 |
