| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第1章 绪论 | 第9-11页 |
| 1.1 选题背景及其意义 | 第9-10页 |
| 1.2 国内外研究现状及分析 | 第10页 |
| 1.3 论文的结构安排 | 第10-11页 |
| 第2章 开发环境与 FPGA 介绍 | 第11-19页 |
| 2.1 FPGA 简介 | 第11-14页 |
| 2.1.1 FPGA 概述 | 第11-12页 |
| 2.1.2 FPGA 结构介绍 | 第12页 |
| 2.1.3 FPGA 系统设计流程 | 第12-14页 |
| 2.2 Quartus II 开发系统 | 第14-15页 |
| 2.3 Modelsim 的介绍 | 第15-16页 |
| 2.4 硬件描述语言简介 | 第16-18页 |
| 2.5 本章小结 | 第18-19页 |
| 第3章 扩频通信系统简介和同步技术 | 第19-31页 |
| 3.1 引言 | 第19页 |
| 3.2 扩展频谱通信的定义 | 第19-20页 |
| 3.3 扩频通信的理论基础 | 第20-22页 |
| 3.4 扩频通信的主要性能指标 | 第22-23页 |
| 3.5 直扩系统的组成与原理 | 第23-24页 |
| 3.6 扩频码序列 | 第24-28页 |
| 3.6.1 码序列的相关性 | 第24-25页 |
| 3.6.2 m 序列的性质 | 第25-27页 |
| 3.6.3 GOLD 码序列 | 第27-28页 |
| 3.7 直扩信号的发送与接收 | 第28-30页 |
| 3.8 本章小结 | 第30-31页 |
| 第4章 CDMA 扩频通信中同步系统的 FPGA 实现 | 第31-60页 |
| 4.1 信号发射端 | 第31-39页 |
| 4.1.1 伪随机码的选取 | 第32-37页 |
| 4.1.2 合路器 my_add 的设计与实现 | 第37-39页 |
| 4.2 接收端总体设计概述 | 第39-52页 |
| 4.2.1 积分器的 Verilog 实现 | 第43-45页 |
| 4.2.2 比较器的实现 | 第45-47页 |
| 4.2.3 127 分频器的实现 | 第47-49页 |
| 4.2.4 同或门模块 | 第49-50页 |
| 4.2.5 跟踪模块 | 第50-52页 |
| 4.3 整个系统的仿真 | 第52-54页 |
| 4.4 实际验证结果 | 第54-59页 |
| 4.5 本章小结 | 第59-60页 |
| 第5章 总结与展望 | 第60-61页 |
| 参考文献 | 第61-63页 |
| 致谢 | 第63-64页 |
| 攻读学位期间取得的科研成果 | 第64页 |