| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 1 绪论 | 第8-17页 |
| 1.1 基于FPGA的远程加密研究背景 | 第8-9页 |
| 1.2 基于FPGA的远程加密研究意义 | 第9-10页 |
| 1.2.1 基于FPGA的远程加密研究创新点 | 第9-10页 |
| 1.2.2 基于FPGA的远程加密研究技术要点及难点 | 第10页 |
| 1.3 国内外研究现状 | 第10-14页 |
| 1.3.1 动态可重构研究 | 第10-13页 |
| 1.3.2 加解密算法研究 | 第13-14页 |
| 1.4 FPGA动态可重构 | 第14-17页 |
| 1.4.1 FPGA概述 | 第14-16页 |
| 1.4.2 动态可重构FPGA | 第16-17页 |
| 2 开发背景 | 第17-26页 |
| 2.1 FPGA开发板 | 第17-18页 |
| 2.1.1 开发板介绍 | 第17-18页 |
| 2.2 ARM开发板 | 第18-19页 |
| 2.2.1 ARM开发板 | 第18页 |
| 2.2.2 ARM9结构及特点 | 第18-19页 |
| 2.3 基于ARM的嵌入式系统 | 第19-21页 |
| 2.3.1 嵌入式系统 | 第20-21页 |
| 2.4 AES加解密系统 | 第21-24页 |
| 2.4.1 圈变化 | 第22-23页 |
| 2.4.2 轮变化 | 第23-24页 |
| 2.4.3 密钥扩展 | 第24页 |
| 2.5 硬件描述语言Verilog | 第24-26页 |
| 3 PC控制端的设计及动态重构设计 | 第26-34页 |
| 3.1 PC控制端硬件架构的设计 | 第27-29页 |
| 3.1.1 PC系统的设计 | 第27页 |
| 3.1.2 硬件加解密模块设计 | 第27-29页 |
| 3.2 无线收发模块的设计 | 第29-31页 |
| 3.2.1 远程控制网络设计 | 第29-30页 |
| 3.2.2 无线网络硬件功能选择 | 第30页 |
| 3.2.3 串口通讯协议设置 | 第30-31页 |
| 3.3 PC控制端数据流程设计 | 第31-32页 |
| 3.3.1 开发板的功能选择 | 第31-32页 |
| 3.4 FPGA编程接口的连接 | 第32-34页 |
| 4 远程FPGA受控系统的设计 | 第34-51页 |
| 4.1 硬件架构的设计 | 第34-35页 |
| 4.1.1 FPGA开发平台设计 | 第34-35页 |
| 4.1.2 ARM开发板选择 | 第35页 |
| 4.1.3 3G网卡选择 | 第35页 |
| 4.2 数据流程的设计 | 第35-38页 |
| 4.2.1 数据接收流程设计 | 第35-38页 |
| 4.2.2 数据发送流程设计 | 第38页 |
| 4.3 加解密算法的设计 | 第38-51页 |
| 4.3.1 加解密流程设计 | 第42-48页 |
| 4.3.2 加密模块设计实现 | 第48-49页 |
| 4.3.3 解密模块设计实现 | 第49-51页 |
| 结论 | 第51-52页 |
| 参考文献 | 第52-53页 |
| 攻读硕士学位期间发表学术论文情况 | 第53-54页 |
| 致谢 | 第54-55页 |