基于DSP和FPGA的电网故障录波器的研制
| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 第1章 绪论 | 第9-15页 |
| 1.1 课题的背景及研究意义 | 第9-10页 |
| 1.2 故障录波器的发展与研究现状 | 第10-14页 |
| 1.2.1 故障录波器的发展 | 第10-11页 |
| 1.2.2 国外研究现状 | 第11-12页 |
| 1.2.3 国内研究现状 | 第12-14页 |
| 1.3 本文的主要研究内容 | 第14-15页 |
| 第2章 故障录波器的总体设计原理 | 第15-25页 |
| 2.1 概述 | 第15页 |
| 2.2 录波器的启动方式 | 第15-17页 |
| 2.2.1 故障录波记录格式 | 第15-16页 |
| 2.2.2 启动判据 | 第16-17页 |
| 2.3 启动判据的相关算法 | 第17-22页 |
| 2.3.1 突变量的算法 | 第17-18页 |
| 2.3.2 有效值的算法 | 第18-19页 |
| 2.3.3 对称分量的算法 | 第19-21页 |
| 2.3.4 频率的算法 | 第21-22页 |
| 2.4 系统开发环境 | 第22-23页 |
| 2.4.1 FPGA 开发环境 | 第22-23页 |
| 2.4.2 DSP 开发环境 | 第23页 |
| 2.4.3 电路设计开发环境 | 第23页 |
| 2.5 故障录波器的性能指标 | 第23-24页 |
| 2.6 本章小结 | 第24-25页 |
| 第3章 装置硬件系统设计 | 第25-42页 |
| 3.1 硬件总体设计 | 第25-26页 |
| 3.2 信号调理与模数转换模块设计 | 第26-30页 |
| 3.2.1 AD7606 芯片简介 | 第26-27页 |
| 3.2.2 模拟量采样电路设计 | 第27-29页 |
| 3.2.3 开关量采样电路设计 | 第29-30页 |
| 3.3 数据缓存模块设计 | 第30-33页 |
| 3.3.1 IDT70V28L 芯片简介 | 第31页 |
| 3.3.2 双端口 RAM 仲裁方式 | 第31-33页 |
| 3.4 数据处理模块设计 | 第33-35页 |
| 3.4.1 FPGA 硬件电路设计 | 第33-35页 |
| 3.5 数据存储模块设计 | 第35-38页 |
| 3.5.1 FLASH 存储电路设计 | 第35-37页 |
| 3.5.2 U 盘/SD 卡存储电路设计 | 第37-38页 |
| 3.6 数据通信接口模块设计 | 第38-39页 |
| 3.7 电源电路硬件设计 | 第39-41页 |
| 3.8 本章小结 | 第41-42页 |
| 第4章 装置软件系统设计 | 第42-55页 |
| 4.1 概述 | 第42-43页 |
| 4.2 数据采集与缓存模块设计 | 第43-49页 |
| 4.2.1 AD 控制逻辑 | 第43-44页 |
| 4.2.2 AD 配置逻辑 | 第44-46页 |
| 4.2.3 数据缓存逻辑 | 第46-47页 |
| 4.2.4 FPGA 整体控制逻辑 | 第47-49页 |
| 4.3 DSP 读取缓存数据模块设计 | 第49-52页 |
| 4.4 启动判据算法的软件编程 | 第52-53页 |
| 4.5 数据通信接口模块设计 | 第53-54页 |
| 4.6 本章小结 | 第54-55页 |
| 第5章 故障录波器的硬件调试与实验 | 第55-67页 |
| 5.1 硬件实物图 | 第55页 |
| 5.2 FPGA 控制逻辑实验 | 第55-56页 |
| 5.3 DSP 读取缓存数据模块实验 | 第56-58页 |
| 5.4 启动判据的算法实验 | 第58-65页 |
| 5.5 通信接口模块实验 | 第65-66页 |
| 5.6 本章小结 | 第66-67页 |
| 结论 | 第67-69页 |
| 参考文献 | 第69-74页 |
| 致谢 | 第74页 |
