| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 符号对照表 | 第10-11页 |
| 缩略语对照表 | 第11-14页 |
| 第一章 绪论 | 第14-20页 |
| 1.1 信道编码技术及香农极限 | 第14-15页 |
| 1.2 Turbo码的发展及研究现状 | 第15-16页 |
| 1.3 LTE系统概述 | 第16-17页 |
| 1.4 论文工作及结构安排 | 第17-20页 |
| 第二章 Turbo码基本原理 | 第20-40页 |
| 2.1 Turbo码编码概述 | 第20-23页 |
| 2.1.1 分量编码器选择 | 第20-21页 |
| 2.1.2 交织器设计 | 第21-22页 |
| 2.1.3 归零处理 | 第22页 |
| 2.1.4 Turbo码删余处理 | 第22-23页 |
| 2.2 LTE标准下Turbo码编码器 | 第23-26页 |
| 2.2.1 RSC分量码 | 第23-24页 |
| 2.2.2 归零处理 | 第24-25页 |
| 2.2.3 内交织器 | 第25-26页 |
| 2.2.4 速率匹配 | 第26页 |
| 2.3 Turbo码的译码概述 | 第26-38页 |
| 2.3.1 Turbo码译码原理 | 第26-27页 |
| 2.3.2 Turbo码译码算法 | 第27-38页 |
| 2.4 本章小结 | 第38-40页 |
| 第三章 Turbo码高速译码技术研究 | 第40-62页 |
| 3.1 MAP类算法改进技术 | 第40-51页 |
| 3.1.1 QPP交织器的简化计算 | 第40页 |
| 3.1.2 LOG_MAP算法改进 | 第40-42页 |
| 3.1.3 MAX_LOG_MAP算法改进 | 第42-43页 |
| 3.1.4 停止迭代判决准则 | 第43-45页 |
| 3.1.5 Radix-8 算法 | 第45-51页 |
| 3.2 译码结构改进技术 | 第51-60页 |
| 3.2.1 流水线结构 | 第51-52页 |
| 3.2.2 并行译码结构 | 第52-56页 |
| 3.2.3 流水线滑窗译码技术 | 第56-59页 |
| 3.2.4 并行无冲突交织器 | 第59-60页 |
| 3.3 本章小结 | 第60-62页 |
| 第四章 LTE系统中Turbo码的FPGA设计与实现 | 第62-80页 |
| 4.1 开发平台及芯片选择 | 第62-63页 |
| 4.2 系统参数及模型 | 第63-64页 |
| 4.3 Turbo编码器的设计与实现 | 第64-70页 |
| 4.3.1 数据分块 | 第64-65页 |
| 4.3.2 Turbo编码 | 第65-68页 |
| 4.3.3 速率匹配 | 第68-69页 |
| 4.3.4 子块交织以及比特添加模块 | 第69-70页 |
| 4.4 Turbo译码器的设计与实现 | 第70-76页 |
| 4.4.1 译码器顶层模块设计 | 第70-72页 |
| 4.4.2 SISO模块设计与实现 | 第72-76页 |
| 4.5 设计结果分析 | 第76-79页 |
| 4.6 本章小结 | 第79-80页 |
| 第五章 总结与展望 | 第80-82页 |
| 5.1 论文工作总结 | 第80-81页 |
| 5.2 未来工作展望 | 第81-82页 |
| 附录A QPP交织参数表 | 第82-84页 |
| 附录B （13,15）_8Turbo码三步状态转移关系表 | 第84-88页 |
| 参考文献 | 第88-92页 |
| 致谢 | 第92-94页 |
| 作者简介 | 第94-95页 |