| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第8-15页 |
| 1.1 课题背景及研究意义 | 第8-10页 |
| 1.2 国内外研究现状发展概况 | 第10-14页 |
| 1.3 本文的主要研究内容 | 第14-15页 |
| 第2章 SURF算法的优化与软件实现 | 第15-24页 |
| 2.1 SURF算法综述 | 第15-22页 |
| 2.1.1 积分图像 | 第15-16页 |
| 2.1.2 Hessian特征点检测 | 第16-18页 |
| 2.1.3 尺度空间的建立 | 第18-21页 |
| 2.1.4 特征点精确定位 | 第21-22页 |
| 2.2 SURF算法的优化 | 第22-23页 |
| 2.3 本章小结 | 第23-24页 |
| 第3章 SURF算法的IP实现 | 第24-37页 |
| 3.1 SURF算法硬件IP结构 | 第24-25页 |
| 3.2 积分图像模块 | 第25-27页 |
| 3.2.1 积分图像设计原理 | 第25-26页 |
| 3.2.2 积分图像模块电路结构 | 第26-27页 |
| 3.3 数据缓冲模块 | 第27-30页 |
| 3.3.1 数据缓冲模块设计原理 | 第27-29页 |
| 3.3.2 数据缓冲模块电路结构 | 第29-30页 |
| 3.4 Hessian行列式模块 | 第30-33页 |
| 3.4.1 Hessian行列式模块设计原理 | 第30-31页 |
| 3.4.2 Hessian行列式模块电路结构 | 第31-33页 |
| 3.5 非极大值抑制模块 | 第33-36页 |
| 3.5.1 行列式值数据缓冲模块设计原理 | 第34-35页 |
| 3.5.2 数据缓冲模块电路结构 | 第35页 |
| 3.5.3 数据比较模块设计原理 | 第35-36页 |
| 3.6 本章小结 | 第36-37页 |
| 第4章 基于ZYNQ的整体硬件实现 | 第37-46页 |
| 4.1 ZYNQ平台介绍 | 第37-38页 |
| 4.2 整体硬件架构 | 第38-40页 |
| 4.2.1 AXI4-Stream协议介绍 | 第39-40页 |
| 4.3 AXI4-Stream接口设计 | 第40-43页 |
| 4.3.1 AXI4-Stream数据输入模块设计 | 第41-42页 |
| 4.3.2 AXI4-Stream数据输出模块设计 | 第42-43页 |
| 4.4 DMA模块 | 第43-45页 |
| 4.4.1 读DMA模块 | 第44页 |
| 4.4.2 写DMA模块 | 第44-45页 |
| 4.5 本章小结 | 第45-46页 |
| 第5章 SURF算法的验证与性能分析 | 第46-57页 |
| 5.1 软件平台简介 | 第46页 |
| 5.2 SURF算法功能仿真与验证 | 第46-50页 |
| 5.2.1 积分图像模块仿真验证 | 第47-48页 |
| 5.2.2 数据缓冲模块仿真验证 | 第48-49页 |
| 5.2.3 Hessian行列式模块仿真验证 | 第49页 |
| 5.2.4 非极大值抑制模块仿真验证 | 第49-50页 |
| 5.3 AXI4-Stream接口模块验证 | 第50页 |
| 5.4 ZYNQ平台测试验证 | 第50-53页 |
| 5.4.1 建立软件环境 | 第50-51页 |
| 5.4.2 配置读写DMA | 第51-52页 |
| 5.4.3 整体硬件平台测试验证 | 第52-53页 |
| 5.5 整体硬件电路的资源与性能评估 | 第53-56页 |
| 5.5.1 硬件资源评估 | 第53-54页 |
| 5.5.2 功耗评估与对比分析 | 第54-55页 |
| 5.5.3 处理速度评估与对比分析 | 第55-56页 |
| 5.6 本章小结 | 第56-57页 |
| 结论 | 第57-58页 |
| 参考文献 | 第58-63页 |
| 致谢 | 第63页 |