| 摘要 | 第4-6页 |
| Abstract | 第6-8页 |
| 第1章 引言 | 第11-17页 |
| 1.1 研究意义及背景 | 第11-13页 |
| 1.2 研究现状 | 第13-15页 |
| 1.3 研究内容 | 第15页 |
| 1.4 研究成果 | 第15-16页 |
| 1.5 论文结构 | 第16-17页 |
| 第2章 总体方案和技术路线 | 第17-21页 |
| 2.1 网络存储系统主要工作原理 | 第17页 |
| 2.2 网络存储系统技术路线 | 第17-18页 |
| 2.3 网络存储系统总体硬件结构 | 第18-20页 |
| 2.4 网络存储系统总体软件结构 | 第20-21页 |
| 第3章 SAS扩展芯片PM8005概述 | 第21-24页 |
| 3.1 PM8005的基本结构和内部资源 | 第21-22页 |
| 3.2 PM8005控制器的特点及应用 | 第22-24页 |
| 第4章 系统硬件电路设计 | 第24-41页 |
| 4.1 主控模块通信单元设计 | 第24-28页 |
| 4.1.1 FPGA器件的选择 | 第24-25页 |
| 4.1.2 PM8005与FPGA通信模块设计 | 第25-28页 |
| 4.2 系统存储单元设计 | 第28-29页 |
| 4.3 SAS端口扩展单元设计 | 第29-31页 |
| 4.4 系统监控单元设计 | 第31-32页 |
| 4.5 系统管理接口单元设计 | 第32-34页 |
| 4.6 电源模块单元设计 | 第34-39页 |
| 4.6.1 系统12.0V供电方案 | 第34-37页 |
| 4.6.2 系统5.0V供电方案 | 第37-38页 |
| 4.6.3 电源缓启动模块设计 | 第38-39页 |
| 4.7 时钟模块单元设计 | 第39-41页 |
| 4.7.1 系统时钟方案1模块设计 | 第39-40页 |
| 4.7.2 系统时钟方案2模块设计 | 第40-41页 |
| 第5章 系统逻辑软件管理模块设计 | 第41-52页 |
| 5.1 PM8005和FPGA通信总线LocalBus模块设计 | 第41-43页 |
| 5.2 基于FPGA的ⅡC总线IP核模块设计 | 第43-47页 |
| 5.2.1 ⅡC总线协议介绍 | 第43-44页 |
| 5.2.2 基于FPGA的ⅡC总线IP核设计 | 第44-47页 |
| 5.3 基于FPGA的系统逻辑管理模块设计 | 第47-52页 |
| 5.3.1 心跳串口通信逻辑设计 | 第47-48页 |
| 5.3.2 系统复位控制逻辑设计 | 第48-49页 |
| 5.3.3 系统显示驱动逻辑设计 | 第49-52页 |
| 第6章 系统性能测试 | 第52-66页 |
| 6.1 PM8005读写硬盘SAS高速信号测试 | 第52-54页 |
| 6.1.1 PM8005写硬盘SAS高速信号接收端的测试 | 第52-54页 |
| 6.1.2 PM8005读硬盘SAS高速信号发送端的测试 | 第54页 |
| 6.2 基于ⅡC总线的系统功能模块测试 | 第54-59页 |
| 6.2.1 基于FPGA的ⅡC总线IP核测试 | 第55-57页 |
| 6.2.2 ⅡC总线实际应用测试 | 第57-59页 |
| 6.3 电源测试 | 第59-65页 |
| 6.3.1 3.3VDC电源性能测试 | 第59-61页 |
| 6.3.2 1.2VDC电源性能测试 | 第61-63页 |
| 6.3.3 1.0VDC电源性能测试 | 第63-65页 |
| 6.4 整机测试 | 第65-66页 |
| 结论 | 第66-67页 |
| 致谢 | 第67-68页 |
| 参考文献 | 第68-70页 |
| 攻读学位期间取得学术成果 | 第70页 |
