| 摘要 | 第5-7页 |
| abstract | 第7-8页 |
| 缩略词表 | 第15-17页 |
| 第一章 绪论 | 第17-21页 |
| 1.1 研究背景与意义 | 第17页 |
| 1.2 OFDM技术 | 第17-19页 |
| 1.3 本文的结构安排 | 第19-21页 |
| 第二章 链路模型和开发平台 | 第21-29页 |
| 2.1 引言 | 第21页 |
| 2.2 链路模型 | 第21-26页 |
| 2.3 开发平台 | 第26-28页 |
| 2.3.1 基带板 | 第27页 |
| 2.3.2 射频板 | 第27-28页 |
| 2.4 本章小结 | 第28-29页 |
| 第三章 频谱自适应多载波信号收发关键技术FPGA实现 | 第29-64页 |
| 3.1 引言 | 第29页 |
| 3.2 频谱自适应多载波信号发送关键技术FPGA实现 | 第29-43页 |
| 3.2.1 数据映射和CCSK调制 | 第29-32页 |
| 3.2.2 导频序列生成 | 第32-35页 |
| 3.2.4 OFDM调制和加CP | 第35-36页 |
| 3.2.5 同步序列生成 | 第36-37页 |
| 3.2.6 带外频谱渗漏抑制和组帧 | 第37-41页 |
| 3.2.7 PAPR抑制 | 第41-43页 |
| 3.3 频谱自适应多载波信号接收关键技术FPGA实现 | 第43-63页 |
| 3.3.1 同步 | 第43-46页 |
| 3.3.2 解帧和干扰抑制 | 第46-50页 |
| 3.3.3 OFDM解调 | 第50页 |
| 3.3.4 信道估计 | 第50-52页 |
| 3.3.5 16QAM软解调与CCSK硬解调 | 第52-63页 |
| 3.4 本章小结 | 第63-64页 |
| 第四章 硬件平台接口开发 | 第64-81页 |
| 4.1 引言 | 第64页 |
| 4.2 SRIO接口 | 第64-74页 |
| 4.2.1 SRIO接口介绍 | 第64-66页 |
| 4.2.2 SRIO接口实现 | 第66-74页 |
| 4.3 CPRI接口 | 第74-80页 |
| 4.3.1 CPRI接口介绍 | 第74-77页 |
| 4.3.2 CPRI接口实现 | 第77-80页 |
| 4.4 本章小结 | 第80-81页 |
| 第五章 系统性能测试 | 第81-93页 |
| 5.1 引言 | 第81页 |
| 5.2 频偏估计性能测试 | 第81-83页 |
| 5.3 PAPR抑制性能测试 | 第83-84页 |
| 5.4 调制性能测试 | 第84-92页 |
| 5.4.1 16QAM性能测试 | 第87-88页 |
| 5.4.2 CCSK性能测试 | 第88-90页 |
| 5.4.3 加编译码的性能测试 | 第90-91页 |
| 5.4.4 业务传输测试 | 第91-92页 |
| 5.5 本章小结 | 第92-93页 |
| 第六章 全文总结与展望 | 第93-95页 |
| 6.1 全文总结 | 第93页 |
| 6.2 后续工作展望 | 第93-95页 |
| 致谢 | 第95-96页 |
| 参考文献 | 第96-99页 |
| 攻读硕士学位期间参与的科研项目 | 第99-100页 |
